期刊文献+

适用于 FPGA 的浮点型 DSP 硬核结构设计 预览

A suitable design of floating-point DSP hard core structure in FPGA
在线阅读 下载PDF
分享 导出
摘要 提出一种浮点型数字信号处理器(DSP)硬核结构,在兼容定点数运算的同时,也为浮点数运算提供较好支持。目前各大现场可编程门阵列(FPGA)主流厂商在实现浮点数运算功能时均采用软核实现方式,即将浮点数运算算法映射到芯片上,通过逻辑资源和 DSP 模块实现。相比于传统方法,提出的硬核结构在不占用 FPGA 中其他逻辑资源情况下,仅利用 DSP 模块便能完成浮点数运算。设计中,充分考虑负载和时延影响,插入多级流水线,显著提高浮点数的计算效率。采用中芯国际(MCI)28 nm 工艺设计并完成所提出的浮点型 DSP 硬核结构。仿真结果表明,所提出的硬核结构的单个浮点数加法和乘法效率为 0.4 Gflops。 A floating-point Digital Signal Processor(DSP) hardcore structure is proposed. The hardcore structure not only is compatible with fixed-point operation, but also provides better support for floating- point operation. At present, the major manufacturers of Field-Programmable Gate Array(FPGA) use soft core to implement floating-point arithmetic, which maps floating-point arithmetic to the chip and realizes it through logical resources and DSP module. Compared with traditional methods, the proposed hard-core architecture can complete floating-point arithmetic only by using DSP module without occupying other logic resources in the FPGA. At the same time, in the design process of the DSP, the influence of load and time delay is fully considered, and the multi-level pipeline is reasonably inserted, which greatly improves the calculation efficiency of floating-point number. The floating-point DSP hard-core structure is designed and completed by the Semiconductor Manufacturing International(MCI) 28 nm technology. The simulation results of the proposed hard-core structure show that the single floating-point efficiency of addition and multiplication is 0.4 Gflops.
作者 赵赫 黄志洪 余乐 杨海钢 许仕龙 郝亚男 ZHAO He;HUANG Zhihong;YU Le;YANG Haigang;XU Shilong;HAO Yanan(Institute of Electronics,Chinese Academy of Sciences,Beijing 100190,China;Beijing Key Laboratory of Big Data Technology for Food Safety,Beijing Technology and Business University, Beijing 100048,China;School of Microelectronics,University of Chinese Academy of Sciences,Beijing 100049,China;The 54th Research Institute, China Electronics Technology Group Corporation,Shijiazhuang Hebei 050081,China)
出处 《太赫兹科学与电子信息学报》 北大核心 2019年第3期524-530,共7页 Journal of Terahertz Science and Electronic Information Technology
基金 国家自然科学基金资助项目(61876172,61704173) 北京工商大学食品安全大数据技术北京市重点实验室开放课题基金资助项目(BKBD-2017KF05) 北京市科技重大专项课题(Z171100000117019).
关键词 现场可编程门阵列 数字信号处理器 硬核结构 浮点数运算 Field-Programmable Gate Array(FPGA) Digital Signal Processor(DSP) hardcore structure floating point
作者简介 赵赫(1993-),男,山东省青岛市人,在读硕士研究生,主要研究方向为超大规模集成电路设计.email:zhaohe93@126.com;黄志洪(1984-),男,福建省莆田市人,博士,助理研究员,主要研究方向为可编程芯片设计、人工智能芯片设计;通信作者:余乐(1983-),男,湖北省荆州市人,博士,讲师,主要研究方向为智能硬件设计.email:ladd_u@163.com;通信作者:杨海钢(1960-),男,上海市人,研究员/教授,博士生导师,主要研究方向为超大规模集成电路设计、数模混合信号集成电路设计等.email:yanghg@mail.ie.ac.cn;许仕龙(1978-),男,河北省青龙市人,硕士,高级工程师,主要研究方向为超大规模集成电路设计与射频电路设计;郝亚男(1983-),男,石家庄市人,博士,工程师,主要研究方向为大规模数字电路设计.
  • 相关文献
投稿分析

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部 意见反馈