期刊文献+
共找到89篇文章
< 1 2 5 >
每页显示 20 50 100
存在故障的数字微流控芯片重构后测试 预览
1
作者 张玲 《计算机工程与科学》 CSCD 北大核心 2019年第3期452-457,共6页
数字微流控芯片广泛用于生命科学领域,它对可靠性的要求很苛刻。由于数字微流控芯片的可重构性,在测试诊断的故障数小于一定比例时,电极阵列会被重构以撇开故障单元继续使用,而对于重构后的不规则电极单元,必须在使用前做强健完备的测... 数字微流控芯片广泛用于生命科学领域,它对可靠性的要求很苛刻。由于数字微流控芯片的可重构性,在测试诊断的故障数小于一定比例时,电极阵列会被重构以撇开故障单元继续使用,而对于重构后的不规则电极单元,必须在使用前做强健完备的测试。首次提出对重构后的不规则电极单元进行并行测试:将重构电极阵列分为多个等大子阵列,每个子阵列分配1个测试液滴进行并行测试,目标为最小化测试时间。本文将测试时间最小化问题转化为分发池的分配问题,并为该NP完全问题建立ILP模型,计算最优测试时间。实验结果表明,该方法避免了重复诊断,最小化了故障后重构芯片的测试时间,获得了较好的测试效果。 展开更多
关键词 数字微流控芯片 故障后重构 并行测试
在线阅读 下载PDF
数字逻辑课程的课堂教学收官 预览
2
作者 《计算机教育》 2019年第4期93-97,111共6页
针对数字逻辑课程考试存在的问题,从分析试题出发,提出一些改进的具体办法,包括将学科方法作为考点、选择合适的题型以及做详尽的统计分析。以湖南大学信息科学与工程学院的该课程考试为例,分享隐藏于考分背后的秘密,最后得出结论并给... 针对数字逻辑课程考试存在的问题,从分析试题出发,提出一些改进的具体办法,包括将学科方法作为考点、选择合适的题型以及做详尽的统计分析。以湖南大学信息科学与工程学院的该课程考试为例,分享隐藏于考分背后的秘密,最后得出结论并给出改进措施。 展开更多
关键词 考试 测验 成绩 试卷分析 教学效果
在线阅读 下载PDF
基于忆阻器交叉阵列的卷积神经网络电路设计 预览 被引量:1
3
作者 胡飞 尤志强 +1 位作者 刘鹏 《计算机研究与发展》 CSCD 北大核心 2018年第5期1097-1107,共11页
由于在神经形态计算方面具有优良的性能,忆阻器交叉阵列引起了研究者的广泛关注.利用忆阻器与传统器件提出了1个改进的忆阻器交叉阵列电路,可以准确地存储权重与偏置,结合相应的编码方案后可以运算点积操作,并将其用于卷积神经网络中的... 由于在神经形态计算方面具有优良的性能,忆阻器交叉阵列引起了研究者的广泛关注.利用忆阻器与传统器件提出了1个改进的忆阻器交叉阵列电路,可以准确地存储权重与偏置,结合相应的编码方案后可以运算点积操作,并将其用于卷积神经网络中的卷积核、池化与分类器部分.利用改进的忆阻器交叉阵列和基于卷积神经网络本身拥有的高容错性,还设计了1个忆阻卷积神经网络结构,可以完成1个基本卷积神经网络算法.在卷积操作后直接存储模拟形式的计算结果,使得卷积操作与池化操作之间避免了1次模数-数模转换过程.实验结果表明:设计的面积为0.852 5cm~2芯片上的运算性能是1台计算机速度的1 770倍,在面积基本相当的前提下,性能比前人设计的电路提高了7.7倍.设计存在可以接受的微小识别误差开销,与软件运行结果相比,此电路在每个忆阻器存储6b或8b信息的情况下平均识别误差分别只增加了0.039%与0.012%. 展开更多
关键词 神经形态计算 卷积神经网络 忆阻器 忆阻器交叉阵列 硬件加速
在线阅读 下载PDF
用KM算法增强测试集的频谱主分量 预览 被引量:1
4
作者 周颖波 +1 位作者 蔡烁 皮霄林 《电子测量与仪器学报》 CSCD 北大核心 2017年第1期112-117,共6页
在集成电路测试领域常常需要对测试集和测试响应进行频谱分析,计算其频谱主分量,用于指导测试产生和进行测试数据压缩等。提出一种用KM(Kuhn-Munkras)算法增强测试集频谱主分量的方法,先根据测试集和其频谱主分量矩阵构建二分图模型... 在集成电路测试领域常常需要对测试集和测试响应进行频谱分析,计算其频谱主分量,用于指导测试产生和进行测试数据压缩等。提出一种用KM(Kuhn-Munkras)算法增强测试集频谱主分量的方法,先根据测试集和其频谱主分量矩阵构建二分图模型和权值矩阵,把增强频谱主分量的问题转化为二分图的匹配问题,然后用KM算法求解。根据匹配关系调整测试集中测试向量的顺序后,频谱主分量和测试集的相关性增加,频谱主分量得到增强。在ISCAS-89基准电路测试集的实验表明,测试集排序后,其频谱主分量的相关性提高了19.05%,测试集残差FDR编码压缩率提高了4.59%。 展开更多
关键词 频谱分析 主分量 二分图匹配 KM算法 相关性
在线阅读 下载PDF
A long lifetime, low error rate RRAM design with self-repair module
5
作者 尤志强 胡飞 +3 位作者 黄黎明 刘鹏 李实英 《半导体学报:英文版》 EI CAS CSCD 2016年第11期94-98,共5页
Resistive random access memory(RRAM) is one of the promising candidates for future universal memory.However,it suffers from serious error rate and endurance problems.Therefore,exploring a technical solution is greatly... Resistive random access memory(RRAM) is one of the promising candidates for future universal memory.However,it suffers from serious error rate and endurance problems.Therefore,exploring a technical solution is greatly demanded to enhance endurance and reduce error rate.In this paper,we propose a reliable RRAM architecture that includes two reliability modules:error correction code(ECC) and serf-repair modules.The ECC module is used to detect errors and decrease error rate.The serf-repair module,which is proposed for the first time for RRAM,can get the information of error bits and repair wear-out cells by a repair voltage.Simulation results show that the proposed architecture can achieve lowest error rate and longest lifetime compared to previous reliable designs. 展开更多
基于镜像对称参考切片的多扫描链测试数据压缩方法 预览 被引量:2
6
作者 刘杰镗 张亮 《电子与信息学报》 EI CSCD 北大核心 2015年第6期1513-1519,共7页
为了减少测试数据和测试时间,该文提出一种基于镜像对称参考切片的多扫描链测试数据压缩方法。采用两个相互镜像对称的参考切片与扫描切片做相容性比较,提高了相容概率。若扫描切片与参考切片相容,只需要很少的几位编码就可以表示这个... 为了减少测试数据和测试时间,该文提出一种基于镜像对称参考切片的多扫描链测试数据压缩方法。采用两个相互镜像对称的参考切片与扫描切片做相容性比较,提高了相容概率。若扫描切片与参考切片相容,只需要很少的几位编码就可以表示这个扫描切片,并且可以并行载入多扫描链;若不相容,参考切片被该扫描切片替换。提出一种最长相容策略,用来处理扫描切片与参考切片同时满足多种相容关系时的选取问题。根据Huffman编码原理确定不同相容情况的编码码字,可以进一步提高测试数据的压缩率。实验结果表明所提方法的平均测试数据压缩率达到了69.13%。 展开更多
关键词 测试数据压缩 多扫描链 相容性 参考切片 扫描切片
在线阅读 免费下载
一种用于测试数据压缩的自适应EFDR编码方法 预览 被引量:6
7
作者 周颖波 蔡烁 《电子与信息学报》 EI CSCD 北大核心 2015年第10期2529-2535,共7页
该文提出一种用于测试数据压缩的自适应EFDR(Extended Frequency-Directed Run-length)编码方法。该方法以EFDR编码为基础,增加了一个用于表示后缀与前缀编码长度差值的参数N,对测试集中的每个测试向量,根据其游程分布情况,选择最合适... 该文提出一种用于测试数据压缩的自适应EFDR(Extended Frequency-Directed Run-length)编码方法。该方法以EFDR编码为基础,增加了一个用于表示后缀与前缀编码长度差值的参数N,对测试集中的每个测试向量,根据其游程分布情况,选择最合适的N值进行编码,提高了编码效率。在解码方面,编码后的码字经过简单的数学运算即可恢复得到原测试数据的游程长度,且不同N值下的编码码字均可使用相同的解码电路来解码,因此解码电路具有较小的硬件开销。对ISCAS-89部分标准电路的实验结果表明,该方法的平均压缩率达到69.87%,较原EFDR编码方法提高了4.07%。 展开更多
关键词 测试数据压缩 EFDR(Extended Frequency-Directed Run-length)编码 自适应EFDR编码 解码
在线阅读 免费下载
基于差错传播概率矩阵的时序电路软错误可靠性评估 预览 被引量:2
8
作者 蔡烁 +2 位作者 张亮 刘铁桥 王伟征 《计算机学报》 EI CSCD 北大核心 2015年第5期923-931,共9页
在深亚微米及纳米级集成电路设计过程中,电路的可靠性评估是非常重要的一个环节.该文提出了一种基于差错传播概率矩阵(Error Propagation Probability Matrix,EPPM)的时序电路软错误可靠性评估方法,即先将逻辑门和触发器在当前时钟周... 在深亚微米及纳米级集成电路设计过程中,电路的可靠性评估是非常重要的一个环节.该文提出了一种基于差错传播概率矩阵(Error Propagation Probability Matrix,EPPM)的时序电路软错误可靠性评估方法,即先将逻辑门和触发器在当前时钟周期对差错的传播概率用4种EPPM表示,再利用自定义的矩阵并积运算计算多周期情况下的差错传播概率,最后结合二项分布的特点计算时序电路的可靠度.用ISCAS’89基准电路为对象进行实验,结果表明所提方法是准确和有效的. 展开更多
关键词 软错误 时序电路 差错传播概率矩阵 并积运算 二项分布
在线阅读 下载PDF
基于伯努利分布的逻辑电路可靠度计算方法 预览 被引量:2
9
作者 蔡烁 +2 位作者 刘铁桥 凌纯清 尤志强 《电子学报》 EI CAS CSCD 北大核心 2015年第11期2292-2297,共6页
在深亚微米及纳米级集成电路设计过程中,电路的可靠性评估是非常重要的一个环节.本文提出了一种利用概率统计模型计算逻辑电路可靠度的方法,将电路中的每个逻辑门是否正常输出看作一次随机事件,则发生故障的逻辑门数为某个特定值的概率... 在深亚微米及纳米级集成电路设计过程中,电路的可靠性评估是非常重要的一个环节.本文提出了一种利用概率统计模型计算逻辑电路可靠度的方法,将电路中的每个逻辑门是否正常输出看作一次随机事件,则发生故障的逻辑门数为某个特定值的概率服从伯努利分布;再利用实验统计单个逻辑门出错时电路的逻辑屏蔽特性,根据此方法计算出ISCAS’85和ISCAS’89基准电路可靠度的一个特定范围.理论分析和实验结果表明所提方法是准确和有效的. 展开更多
关键词 软错误 可靠度 概率统计模型 逻辑屏蔽 伯努利分布
在线阅读 下载PDF
一种用于测试数据压缩的改进型EFDR编码方法 预览 被引量:5
10
作者 周颖波 +1 位作者 蔡烁 皮霄林 《电子测量与仪器学报》 CSCD 北大核心 2015年第10期1464-1471,共8页
针对集成电路测试中测试数据量过大的问题,提出一种改进型EFDR编码压缩方法。该方法保留了原EFDR编码中可同时对0游程和1游程编码的优点,同时将相邻组别游程的编码长度之差缩减为1位,使游程的编码长度更符合游程在实际测试数据中的出现... 针对集成电路测试中测试数据量过大的问题,提出一种改进型EFDR编码压缩方法。该方法保留了原EFDR编码中可同时对0游程和1游程编码的优点,同时将相邻组别游程的编码长度之差缩减为1位,使游程的编码长度更符合游程在实际测试数据中的出现频率,提高了编码效率。在解码方面,编码后的码字经过简单的数学运算即可恢复得到原测试数据的游程长度,因此解码电路具有较小的硬件开销。实验结果表明,本方法的平均压缩率为68.01%,在保持较小硬件解码开销的同时,具有较高的测试数据压缩率。 展开更多
关键词 测试数据压缩 EFDR编码 改进型EFDR编码 解码
在线阅读 下载PDF
量子可逆逻辑电路中单个门故障的在线检测方法 预览
11
作者 凌纯清 +1 位作者 尤志强 谢鲲 《仪器仪表学报》 EI CAS CSCD 北大核心 2015年第4期879-885,共7页
可逆计算满足未来计算的需要,已成为量子计算、低能耗计算等新兴领域的研究基础。目前,研究者仅探讨了可逆电路的在线检错,在线纠错还未提出解决办法。分析论证了Toffoli可逆电路在发生单个门故障时,产生的错误输出具有互补特性。基于... 可逆计算满足未来计算的需要,已成为量子计算、低能耗计算等新兴领域的研究基础。目前,研究者仅探讨了可逆电路的在线检错,在线纠错还未提出解决办法。分析论证了Toffoli可逆电路在发生单个门故障时,产生的错误输出具有互补特性。基于该特性,提出了一种在线纠错方法,将已有电路自动转换成在线纠错电路。该方法实时检测电路的输出错误,若出错,将错误输出对应的正确输入加载至原有电路得到正确输出,从而纠正单个门故障引起的多位输出错误,实现"无垃圾输出"的在线纠错。对Revlib中的一组电路进行实验,结果表明用所提方法构建的在线纠错电路在量子成本、垃圾输出、可逆门数目和传输线数上都明显优于传统的三模冗余方法(TMR)。 展开更多
关键词 可逆电路 Toffoli网络 故障模型 在线纠错 在线检错
在线阅读 下载PDF
用不同敏化方法提高超速测试的故障覆盖率 预览 被引量:1
12
作者 魏建龙 《计算机科学》 CSCD 北大核心 2014年第5期55-58,90共5页
面向小时延缺陷(small delay detect,SDDs)的测试产生方法不仅要求测试产生算法复杂度低,还要尽可能地检测到小时延缺陷.超速测试避免了因测试最长敏化通路而带来的测试效率过低的问题,而且它要求测试向量按敏化通路时延进行分组,对... 面向小时延缺陷(small delay detect,SDDs)的测试产生方法不仅要求测试产生算法复杂度低,还要尽可能地检测到小时延缺陷.超速测试避免了因测试最长敏化通路而带来的测试效率过低的问题,而且它要求测试向量按敏化通路时延进行分组,对每组分配一个合适的超速测试频率,再采用一种可快速、准确选择特定长度的路径选择方法来有效地提高测试质量.同时,文中首次通过优先选用单通路敏化标准对短通路进行检测,对关键通路有选择地进行非强健测试,相对采用单一的敏化方法,能以很小的时间代价提高含有小时延缺陷的结点的跳变时延故障覆盖率(TDF).在ISCAS'89基准电路中对小时延缺陷的检测结果表明:用不同敏化方法进行测试产生,能在低的cpu时间里取得更高的跳变时延故障覆盖率. 展开更多
关键词 小时延缺陷 单通路敏化 非强健测试 跳变时延故障覆盖率 超速测试
在线阅读 免费下载
考虑信号相关性的逻辑电路可靠度计算方法 预览
13
作者 蔡烁 +1 位作者 刘铁桥 王伟征 《电子学报》 EI CAS CSCD 北大核心 2014年第8期1660-1664,共5页
随着集成电路特征尺寸不断缩小,软错误已经成为影响电路可靠性的关键因素.计算软错误影响下逻辑电路的信号概率能辅助评估电路的可靠性.引起逻辑电路信号概率计算复杂性的原因是电路中的扇出重汇聚结构,本文提出一种计算软错误影响下逻... 随着集成电路特征尺寸不断缩小,软错误已经成为影响电路可靠性的关键因素.计算软错误影响下逻辑电路的信号概率能辅助评估电路的可靠性.引起逻辑电路信号概率计算复杂性的原因是电路中的扇出重汇聚结构,本文提出一种计算软错误影响下逻辑电路可靠度的方法,使用概率公式和多项式运算,对引发相关性问题的扇出源节点变量作降阶处理,再利用计算得到的输出信号概率评估电路可靠度.用LGSynth91基准电路、74系列电路和ISCAS85基准电路为对象进行实验,结果表明所提方法准确有效. 展开更多
关键词 软错误 信号相关性 扇出重汇聚 降阶 条件概率
在线阅读 下载PDF
SER-Tvpack:基于软错误率评估的SRAM型FPGA的装箱算法 预览
14
作者 夏静 王天成 +2 位作者 吕涛 李华伟 《计算机研究与发展》 EI CSCD 北大核心 2014年第8期1764-1772,共9页
为了提高基于SRAM的FPGA(SFPGA)上的容软错误能力,提出了一种基于软错误率(soft error rate,SER)评估的装箱算法SER-Tvpack.通过结合软错误率的两个组成部分错误传播率(error propagation probability,EPP)和节点错误率(node err... 为了提高基于SRAM的FPGA(SFPGA)上的容软错误能力,提出了一种基于软错误率(soft error rate,SER)评估的装箱算法SER-Tvpack.通过结合软错误率的两个组成部分错误传播率(error propagation probability,EPP)和节点错误率(node error rate,NER),得到软错误评估标准SER的估算值,并将该值作为可靠性因子加入到代价函数中指导装箱过程,以减少装箱后可编程逻辑块(configuration logic block,CLB)之间互连的软错误率,从而提高设计的可靠性.对20个MCNC基准电路(最大基准电路集)进行实验,结果表明,与基准时序装箱算法T-Vpack及已有的容错装箱算法FTvpack相比较,软故障率分别减少了14.5%和4.11%.而且,与F-Tvpack比较,在仅增加0.04%的面积开销下,减少了2.31%的关键路径的时延,提供了较好的时序性能. 展开更多
关键词 SRAM型FPGA 软错误率 可靠性 装箱 单粒子翻转
在线阅读 下载PDF
GDSII图片生成与校正 预览
15
作者 胡星 李少青 《计算机工程与科学》 CSCD 北大核心 2014年第2期222-225,共4页
随着芯片设计、生产环节的增多,芯片中存在硬件木马的可能性越来越高,对于安全性要求较高的芯片就需要对其进行硬件木马检测.反向解剖芯片并将其与原始GDSII文件进行一致性比对是检测芯片是否被植入硬件木马的主要方法之一.而从GDSII文... 随着芯片设计、生产环节的增多,芯片中存在硬件木马的可能性越来越高,对于安全性要求较高的芯片就需要对其进行硬件木马检测.反向解剖芯片并将其与原始GDSII文件进行一致性比对是检测芯片是否被植入硬件木马的主要方法之一.而从GDSII文件生成与反向解剖芯片的照片一一对应的图片(后面统称为GDSII图片)是木马分析的重要步骤,为此提出了两点定位算法对GDSII图片进行分割;同时,针对芯片照相和拼接过程中存在图片信息位置偏移的问题,提出了一种基于偏差统计的校正算法.经过工程实际应用证明,该算法较好地校正了GDSII图片与芯片照片的偏差,消除了因为图片信息位置偏移所带来的影响. 展开更多
关键词 GDSII 图片 生成 校正
在线阅读 下载PDF
引导式讨论在小班研讨教学中的应用 预览 被引量:3
16
作者 袁小坊 《计算机教育》 2014年第4期51-55,共5页
当前本科小班研讨课面临学生学习习惯的改变、学习兴趣的提升等问题,文章介绍数字逻辑教学中的两次讨论课设计,采用引导式讨论法,设计多个彼此关联的小问题,交由学生课后思考,教师采用图形、仿真与更形象的口头表述引导学生积极地参与讨... 当前本科小班研讨课面临学生学习习惯的改变、学习兴趣的提升等问题,文章介绍数字逻辑教学中的两次讨论课设计,采用引导式讨论法,设计多个彼此关联的小问题,交由学生课后思考,教师采用图形、仿真与更形象的口头表述引导学生积极地参与讨论,帮助学生更快地突破知识理解上的盲点和障碍。 展开更多
关键词 小班研讨 引导式讨论 锁存器 触发器
在线阅读 下载PDF
数字微流控生物芯片测试诊断过程分析和优化 预览 被引量:1
17
作者 张玲 +1 位作者 梅军进 林静 《计算机工程与科学》 CSCD 北大核心 2014年第3期411-415,共5页
针对数字微流控生物芯片的测试和诊断过程进行建模和分析,并根据并行测试的分块数和单元出错概率为相应的测试和诊断成本建立函数.通过Matlab对测试诊断成本函数的分析表明:随着并行测试分块数的增大,测试诊断成本的变化趋势不明显,也... 针对数字微流控生物芯片的测试和诊断过程进行建模和分析,并根据并行测试的分块数和单元出错概率为相应的测试和诊断成本建立函数.通过Matlab对测试诊断成本函数的分析表明:随着并行测试分块数的增大,测试诊断成本的变化趋势不明显,也就是说,并行测试的分块数对测试诊断成本的影响不大;而随着单元出错概率p的增加,测试成本呈明显的增加趋势,且增加的幅度较大.另外,诊断过程中,根据单元出错概率对出错的子阵列再进行诊断,诊断过程必须持续若干次,直到所有故障定位后才能结束.在这些诊断中,针对最后一次定位的诊断成本是最大的,而且与其他次的诊断过程的成本相差几十个数量级,决定了总成本的大小.这些结论为数字微流控生物芯片的测试和诊断过程优化提供重要的理论依据,并为测试诊断方法的设计提供指导. 展开更多
关键词 数字微流控生物芯片测试 生物芯片阵列规模 测试诊断 测试成本
在线阅读 下载PDF
高速接口故障波形形态分析 预览
18
作者 胡星 +1 位作者 袁珩洲 李少青 《计算机科学》 CSCD 北大核心 2014年第12期11-12,29共3页
随着数据处理能力的不断提高,高速接口的应用越来越广泛.高速接口的测试难度较大,需要依靠工程师的经验和较长时间的分析才能确定故障的类型和位置.通过故障状态下高速接口的波形形态分析,确定了故障与故障波形之间的对应关系,降低了故... 随着数据处理能力的不断提高,高速接口的应用越来越广泛.高速接口的测试难度较大,需要依靠工程师的经验和较长时间的分析才能确定故障的类型和位置.通过故障状态下高速接口的波形形态分析,确定了故障与故障波形之间的对应关系,降低了故障分析定位代价.实验系统以实际PCIE IP核构造了片间传输逻辑结构,利用SPICE模拟器模拟出了各种故障下的波形形态,形成了故障字典. 展开更多
关键词 高速接口 故障 波形 分析
在线阅读 免费下载
一种将测试集嵌入到Test-per-Clock位流中的方法 预览 被引量:1
19
作者 刘铁桥 +1 位作者 蔡烁 尤志强 《计算机研究与发展》 EI CSCD 北大核心 2014年第9期2022-2029,共8页
集成电路测试方案的关键在于测试向量产生器的设计.传统的测试方法在测试向量生成、测试应用的过程中,没有充分利用测试数据位流来构建测试向量,从而造成了测试时间和存储开销的增加.为了减少测试成本,提出了一种基于test-per-clock模... 集成电路测试方案的关键在于测试向量产生器的设计.传统的测试方法在测试向量生成、测试应用的过程中,没有充分利用测试数据位流来构建测试向量,从而造成了测试时间和存储开销的增加.为了减少测试成本,提出了一种基于test-per-clock模式的内建自测试方法.通过对线性移位测试结构的分析,提出了一种递进式的反复测试生成方法:顺序求解输入位流,逆向精简,多次求解以获得更优值,最终将测试集以较小的代价嵌入到test-per-clock位流中.在测试应用时,只需存储求解后的最小输入流,通过控制线性移位的首位从而生成所需的测试集.实验结果表明,在达到故障覆盖率要求的前提下,能显著地减少测试应用时间和存储面积开销. 展开更多
关键词 内建自测试 test-per-clock 测试位流 测试生成 测试开销
在线阅读 下载PDF
计算机课程全息教学法 预览 被引量:1
20
作者 袁小坊 《大学教育》 2013年第5期108-110,105共4页
计算机专业课程知识间的联系是天然存在的,但由于种种原因,在实际教学中这种联系有时变得有点疏远,不利于学生学习。文章提出采用计算机课程全息教学法,以解决具体工程问题为线索,更明确地将知识间的关系展现给学生,可提高学生的... 计算机专业课程知识间的联系是天然存在的,但由于种种原因,在实际教学中这种联系有时变得有点疏远,不利于学生学习。文章提出采用计算机课程全息教学法,以解决具体工程问题为线索,更明确地将知识间的关系展现给学生,可提高学生的学习效率,帮助学生加快对专业课程知识的融会理解,避免知识的碎片化。 展开更多
关键词 全息教学 计算机课程 课程体系 字符串处理
在线阅读 下载PDF
上一页 1 2 5 下一页 到第
使用帮助 返回顶部 意见反馈