期刊文献+
共找到188篇文章
< 1 2 10 >
每页显示 20 50 100
时钟频率校正关键技术研究
1
作者 孙雅芃 张福海 《南开大学学报:自然科学版》 CAS CSCD 北大核心 2019年第2期11-15,共5页
设计了一种全数字时钟频率校正电路,其子电路结构包括相位检测器、低通滤波器和数控振荡器.详细说明了频率校正算法.仿真结果表明,该时钟频率校正电路具有精度高、可移植性好、抗干扰能力强的特点.
关键词 相位检测 数控振荡器 频率校正 全数字
基于CORDIC算法的时域交织结构NCO设计 预览
2
作者 薛金鑫 马崇鹤 +2 位作者 周磊 吴旦昱 武锦 《电子设计工程》 2019年第2期6-10,15共6页
论文对比了基于ROM查找表法和CORDIC算法实现数控振荡器(NCO)的芯片面积和速度,基于改进CORDIC算法,提出了一种时域交织结构的NCO设计,该结构可以在相同系统工作频率的前提下,大幅度提高输出信号的采样率和带宽。在Xilinx的FPGA平台完... 论文对比了基于ROM查找表法和CORDIC算法实现数控振荡器(NCO)的芯片面积和速度,基于改进CORDIC算法,提出了一种时域交织结构的NCO设计,该结构可以在相同系统工作频率的前提下,大幅度提高输出信号的采样率和带宽。在Xilinx的FPGA平台完成设计功能仿真,仿真结果表明:设计的NCO工作速度可达500MHz,采样率可达4GHz,输出信号带宽可达2GHz,输出频率分辨率可达0.95kHz,输出信号频率50MHz时,无杂散动态范围为88.11dBc。设计还基于40nmCMOS工艺,完成NCO的后端实现,并进行了流片,版图面积260×582μm^2,为5G通信系统中超过GHz的数控振荡器设计提供了一种可供选择的方案。 展开更多
关键词 数控振荡器 CORDIC 时域交织 FPGA ASIC
在线阅读 下载PDF
改进的Gardner插值误差捕获符号同步算法研究 预览
3
作者 曾闵 罗颖 +1 位作者 江虹 蒋亮亮 《自动化仪表》 CAS 2019年第7期76-78,82共4页
数字通信系统中,同步是必不可少的环节。收发端采用不同的时钟信号,但需要步调一致地协调工作,必须通过同步系统来保证。同步系统工作性能的好坏,很大程度上决定了通信系统的质量。针对接收机存在本振时钟频率偏差(即符号偏差),导致解... 数字通信系统中,同步是必不可少的环节。收发端采用不同的时钟信号,但需要步调一致地协调工作,必须通过同步系统来保证。同步系统工作性能的好坏,很大程度上决定了通信系统的质量。针对接收机存在本振时钟频率偏差(即符号偏差),导致解调端相位不同步,影响信号解调精度等,给出了一种改进的Gardner符号率同步方法。以经典的Gardner同步算法为基础,对插器、定时误差检测器、环路滤波器和数控振荡器进行了详细阐述,并进行了改进仿真。首先,对准基带采样信号进行插值操作,并求得插值误差;其次,对插值误差进行环路滤波(LPF)并用滤波后的信号控制数控振荡器(NCO)输出;最后,数控振荡器的输出不断更新插值点的位置,直至符号定时同步。以BPSK信号为仿真对象,仿真结果表明了改进后的符号同步算法具有更快的同步速度和更高的同步精度。 展开更多
关键词 时钟偏差 符号率同步 插值信号 环路滤波 数控振荡器
在线阅读 下载PDF
4GS/s一12bit ADC内置数字下变频器(DDC)的ASIC实现
4
作者 薛金鑫 马崇鹤 +2 位作者 周磊 吴旦昱 武锦 《微电子学与计算机》 北大核心 2019年第1期85-89,共5页
本文提出了一种适合ASIC实现的可编程的数字下变频器(DDC)设计方法,该DDC嵌入于4GS/s-12bitADC中,能够处理频率为4GHz的输入信号,并提供抽取因子分别为4、8、16、32的降采样功能.设计的DDC由一个基于CORDIC算法实现的数控振荡器(NCO)和... 本文提出了一种适合ASIC实现的可编程的数字下变频器(DDC)设计方法,该DDC嵌入于4GS/s-12bitADC中,能够处理频率为4GHz的输入信号,并提供抽取因子分别为4、8、16、32的降采样功能.设计的DDC由一个基于CORDIC算法实现的数控振荡器(NCO)和一个全半带滤波器(HB-FIR)级联结构的抽取滤波器组组成.优化半带滤波器系数和各级数据精度,提出多种改进结构优化设计,有效减少硬件开销;基于40nm CMOS工艺,完成数字下变频器的前端设计和后端实现,并进行了流片.仿真结果显示,该设计可以在500MHz的工作时钟频率下达到设计目标,抽取因子为4模式下,最大无衰减通带带宽可达420MHz,版图面积1550*650μm^2,0.9V工作电压,功耗为180.69mW.验证了该设计方法适合于高速高精度数字信号的2n下变频. 展开更多
关键词 数字下变频 数控振荡器 40nm ASIC
一种高性能的全数字锁相环设计方案 预览
5
作者 屈八一 程腾 +4 位作者 俞东松 李智奇 周渭 李珊珊 刘立东 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2019年第1期112-116,共5页
针对实现参考频率和输出的频率近似相等或者近似成整数倍关系时遇到的锁相环设计方案复杂以及高性能的模拟锁相环不适宜于集成化问题,设计了主要由模数转换器、全数字式鉴相器、数字式低通滤波器和数控振荡器等构成的全数字式锁相环。... 针对实现参考频率和输出的频率近似相等或者近似成整数倍关系时遇到的锁相环设计方案复杂以及高性能的模拟锁相环不适宜于集成化问题,设计了主要由模数转换器、全数字式鉴相器、数字式低通滤波器和数控振荡器等构成的全数字式锁相环。主要利用模数转换器在动态量采集时具有的边沿效应从其采集的大量数据中选择出精度更高的数据用于后级的全数字式鉴相,实现了一种全数字式锁相环。实验结果表明了该方案的正确性及其具有锁定精度高和环路的本底噪声低等特性。 展开更多
关键词 数字锁相环 边沿效应 全数字式鉴相 数控振荡器
在线阅读 下载PDF
基于伪码锁相技术的高精度测距修正方法 预览
6
作者 沈小虎 吴伟 王翠莲 《航天器工程》 CSCD 北大核心 2019年第1期90-97,共8页
双向单程体制星间通信测距接收机中,基带负责通信测量的现场可编程门阵列(FPGA)工作时钟通常与外部时频单元送给接收机的10.23MHz时钟是异步关系,这样会导致FPGA内部产生的测距时刻与10.23MHz产生的测距时刻(即秒脉冲上升沿时刻)不完全... 双向单程体制星间通信测距接收机中,基带负责通信测量的现场可编程门阵列(FPGA)工作时钟通常与外部时频单元送给接收机的10.23MHz时钟是异步关系,这样会导致FPGA内部产生的测距时刻与10.23MHz产生的测距时刻(即秒脉冲上升沿时刻)不完全同步,为了以时频单元输入的测距时刻为基准,需要对FPGA内部产生的测距时刻与时频单元产生的测距时刻进行同步处理。文章提出一种采用伪码锁相跟踪测量的测距修正方法,用FPGA的工作时钟去采样跟踪时频单元10.23MHz时钟,最终输出测距时刻脉冲和相位差,其中测距时刻脉冲用于采样测距信号,而相位差则转换为时间差用于对测距结果进行修正。经理论分析、仿真及FPGA验证,结果表明:此方法可以实现两个异步时钟测距时刻的高精度同步,测量精度高可达皮秒量级,且实现简单,占用FPGA资源较少。 展开更多
关键词 双向单程 伪码锁相 延迟锁定环 数控振荡器
在线阅读 免费下载
一款高精度数控振荡器设计与实现 预览 被引量:1
7
作者 赵信 潘天锲 王飙 《计算机工程与科学》 CSCD 北大核心 2018年第2期218-223,共6页
数控振荡器是全数字锁相环的关键部件,为其提供高频输出时钟。数控振荡器的性能直接影响全数字锁相环的频率范围和抖动性能。提出了一种基于全数字标准单元库设计的数控振荡器,该结构采用粗调、中调和精调级联的调节机制,实现了0.5GHz-2... 数控振荡器是全数字锁相环的关键部件,为其提供高频输出时钟。数控振荡器的性能直接影响全数字锁相环的频率范围和抖动性能。提出了一种基于全数字标准单元库设计的数控振荡器,该结构采用粗调、中调和精调级联的调节机制,实现了0.5GHz-2.6GHz的高频率范围和0.8 ps的高调节精度。在先进工艺下实现了该数控振荡器设计,并基于此数控振荡器完成了全数字锁相环的系统设计,系统抖动小于2 ps,功耗10 mW。 展开更多
关键词 全数字锁相环 数控振荡器 高精度分辨率
在线阅读 下载PDF
一种结合高分辨率TDC的快速全数字锁相环设计 预览
8
作者 侯强 揭灿 +1 位作者 姚亚峰 钟梁 《哈尔滨工业大学学报》 CSCD 北大核心 2018年第11期83-88,共6页
针对时间数字转换器(Time-to-Digital Converter,TDC)的分辨率较低,全数字锁相环(All Digital Phase-Locked Loop,ADPLL)锁定参考信号的时间较长等问题,提出一种在高精度TDC基础上快速实现锁定的全数字锁相环.提出的时间数字转... 针对时间数字转换器(Time-to-Digital Converter,TDC)的分辨率较低,全数字锁相环(All Digital Phase-Locked Loop,ADPLL)锁定参考信号的时间较长等问题,提出一种在高精度TDC基础上快速实现锁定的全数字锁相环.提出的时间数字转换器运用抽头延迟线法和双通道差分延迟线法提高量化精度,采用对称式层次型结构实现对负时间间隔的量化,设计的相调电路将量化的脉冲信号还原为时间长度信号,通过状态机对反馈信号的相位提前或延迟,实现对参考信号的快速锁定,在环路锁定后使用下降沿检测电路适时关闭鉴频鉴相器和时间数字转换器,降低整体电路的功耗.在Xilinx KC705开发平台上进行仿真与验证,并在Xpower软件上与传统的基于游标尺链型的全数字锁相环进行功耗对比分析.结果表明,此全数字锁相环的量化误差控制在0.2 ns之内,反馈信号可在3个参考信号时钟周期内快速锁定参考信号,整体电路功耗相比传统的基于游标尺链型的全数字锁相环降低约18.1%.本文提出的全数字锁相环具有实时性强、锁定速度快、量化精度高、功耗低等优势,更适用于高速、低功耗的现代数字通信系统. 展开更多
关键词 全数字锁相环 时间数字转换 数控振荡器 抽头延迟线法 双通道差分延迟线法
在线阅读 免费下载
A high-accuracy DCO with hybrid architecture
9
作者 Yapeng Sun Huidong Zhao +2 位作者 Shushan Qiao Yong Hei Fuhai Zhang 《半导体学报:英文版》 EI CAS CSCD 2017年第7期111-116,共6页
在这份报纸,一个新奇混合数字控制的振荡器(DCO ) 被建议,没有参考书来源,它被用来改进所有数字的钟发电机的精确性。有混合建筑学的 DCO 由二部分组成:DCO_high 和 DCO_low。DCO_high 决定 DCO 的粗糙的产量频率,并且采用串联结... 在这份报纸,一个新奇混合数字控制的振荡器(DCO ) 被建议,没有参考书来源,它被用来改进所有数字的钟发电机的精确性。有混合建筑学的 DCO 由二部分组成:DCO_high 和 DCO_low。DCO_high 决定 DCO 的粗糙的产量频率,并且采用串联结构减少区域。DCO_low 与三状态的缓冲区采用链结构,并且决定 DCO 的好产量频率。与传统的串联 DCO 相比,建议混合 DCO 与不太固有的延期展示更高的精确。因此,钟发电机能容忍过程,电压和温度(PVT ) 变化和会不同条件的需要。DCO 与 0.021 公里 <sup>2</sup> 芯片区域在 SMIC 180 nm 互补金属氧化物半导体过程被设计。产量频率从 15-120 MHz 被调整。频率错误在有 1.6-1.8 V 供应电压和 0-80 的 25 MHz 是不到 0.83%? 敳潣摮猠慴敧 ? 祢眠楨档 ? 桴 ? 潬摡挠灡捡瑩牯漠 ? 灯愭灭猠慨敲 ? 祢琠敨映物瑳愠摮猠' 虦?瑳条獥椠 ? 慢慬吗? 展开更多
关键词 混合结构 高精度 数控振荡器 数字控制振荡器 输出频率 CMOS工艺 级联结构 芯片面积
一种基于注入锁定环形振荡器的时钟产生电路 被引量:1
10
作者 孟煦 林福江 《微电子学》 CSCD 北大核心 2017年第2期191-194,共4页
提出了一种基于谐波注入锁定数控环形振荡器的时钟产生电路。采用注入锁定技术,极大地抑制了环形振荡器的相位噪声。在频率调谐环路关断的情况下,数控式振荡器可以正常工作,与需要一直工作的锁相环相比,大大节省了功耗。分析了电路的参... 提出了一种基于谐波注入锁定数控环形振荡器的时钟产生电路。采用注入锁定技术,极大地抑制了环形振荡器的相位噪声。在频率调谐环路关断的情况下,数控式振荡器可以正常工作,与需要一直工作的锁相环相比,大大节省了功耗。分析了电路的参考杂散性能。在65nm CMOS工艺下进行流片测试,芯片的面积约为0.2mm2。测试结果表明,设计的时钟产生电路工作在600MHz时,1MHz频偏处的相位噪声为-132dBc/Hz,在1V的电源电压下仅消耗了5mA的电流。 展开更多
关键词 谐波 注入锁定振荡器 数控振荡器 时钟产生电路 锁相环
在格芯22FDSOI中后栅偏压可调及对模拟电路设计PPA优势 预览
11
作者 祝晓波 Peter Hang +2 位作者 张弛 Don Blackwell Vijay Kanagala 《中国集成电路》 2017年第10期32-37,共6页
格芯GLOBALFOUNDRIES22FDX~(22nmFDSOI)工艺是一个差异化的工艺,它能有FinFET工艺那样的性能,也能有28nm工艺设计技术上的简单和成本优势。这个工艺所具有的后栅偏压可调(back—gatebias)的功能及其优化功耗、性能和面积(Power,... 格芯GLOBALFOUNDRIES22FDX~(22nmFDSOI)工艺是一个差异化的工艺,它能有FinFET工艺那样的性能,也能有28nm工艺设计技术上的简单和成本优势。这个工艺所具有的后栅偏压可调(back—gatebias)的功能及其优化功耗、性能和面积(Power,PerformanceandArea,PPA)的特性能提供巨大的机会,能在广阔的应用市场去设计目前已经存在的并差异化的产品。在这篇论文中,我们会讨论到利用这种工艺特征以及电路设计和工艺技术的相互优化,从而设计出基于22FDX~工艺最好的IP,设计方法和验收标准。并且分析在模拟电路以及混合信号电路设计中相对于常规技术,利用后栅偏压可调功能的优化PPA差异性技术。我们探索和设计了三个不同电路,包括运算跨导放大器(Oper—ationalTransconductanceAmplifier,OTA)、比较器(Compactor)、数控振荡器(DigitallyCon—trolled0SClator,DCO)。 展开更多
关键词 后栅偏压可调 跨导放大 比较 数控振荡器 物联网
在线阅读 下载PDF
一种基于软件无线电的数字射频发射机方案 被引量:2
12
作者 张锦涛 邱昕 +2 位作者 李中秋 慕福奇 郭瑞 《微电子学与计算机》 CSCD 北大核心 2017年第3期70-73,共4页
针对软件无线电应用,对多相滤波器与多相数控振荡器(NCO)结构进行了分析和扩展,提出一套可实现任意整数倍上变频的频点可灵活配置的数字射频发射机方案.测试结果表明,本设计能够按照设计要求将低速数据实现任意倍数上采样并可调制到... 针对软件无线电应用,对多相滤波器与多相数控振荡器(NCO)结构进行了分析和扩展,提出一套可实现任意整数倍上变频的频点可灵活配置的数字射频发射机方案.测试结果表明,本设计能够按照设计要求将低速数据实现任意倍数上采样并可调制到任意载频,在数字域完成基带到射频的转换输出,满足设计要求. 展开更多
关键词 软件无线电 多相滤波 数控振荡器 数字射频发射机
基于CORDIC改进算法的NCO设计 预览 被引量:2
13
作者 王申卓 胡春林 +1 位作者 胡广垠 徐大诚 《电子技术应用》 北大核心 2017年第3期43-47,共5页
数控振荡器(NCO)已经被广泛应用于数字信号处理、软件无线电系统等诸多领域中。针对基于传统CORDIC(Coordinate Rotation Digital Computer)算法的NCO存在工作频率较低、精度不高、且消耗资源多等缺点,通过对CORDIC算法进一步优化改... 数控振荡器(NCO)已经被广泛应用于数字信号处理、软件无线电系统等诸多领域中。针对基于传统CORDIC(Coordinate Rotation Digital Computer)算法的NCO存在工作频率较低、精度不高、且消耗资源多等缺点,通过对CORDIC算法进一步优化改进,提出了一种NCO的设计方法,将覆盖角度扩展至整个圆周范围,实现了幅度与相位之间分别对应,且输出的正余弦波形具有完全正交性。实验结果表明,设计的NCO具有运算速度快,消耗硬件资源较少,结构简单易于使用硬件电路实现的优势,最高频率比基于传统CORDIC算法的NCO提高了114.3%,并将精度提高至10-5~10-6的数量级。 展开更多
关键词 数控振荡器 CORDIC算法 精度 流水线
在线阅读 下载PDF
基于最小变电容结构的数控LC振荡器
14
作者 吴朝晖 王银强 李斌 《华中科技大学学报:自然科学版》 EI CAS CSCD 北大核心 2016年第5期76-80,共5页
提出了一种数控最小变电容结构,采用互补型变容管两端跨接固定电容结构,可以使用较大尺寸变容管实现较小的最小变容值,从而减小了工艺误差对设计结果的影响,同时解决了大摆幅振荡信号下的非线性问题,缓解失配电容对失配率一致性对最小... 提出了一种数控最小变电容结构,采用互补型变容管两端跨接固定电容结构,可以使用较大尺寸变容管实现较小的最小变容值,从而减小了工艺误差对设计结果的影响,同时解决了大摆幅振荡信号下的非线性问题,缓解失配电容对失配率一致性对最小变容值的影响.在相同工艺下,最小变电容值减小接近50%.采用180nm CMOS工艺,基于最小变电容结构设计了全数控LC振荡器,通过改变各级数控变电容阵列的结构,提高全数控LC振荡器的频率分辨率.仿真结果表明:提出的最小变电容结构可实现7.42aF的最小变电容值;全数控LC振荡器的振荡频率范围为3.2-3.8GHz,输出电压摆幅为1.75V,中心谐振频率3.5GHz的相位噪声为-1.2×10^-4 dBc/Hz,归一化价值因子FOM为211;在相位噪声、功耗、FOM等性能指标维持在同等水平的前提下,调频精度显著提高. 展开更多
关键词 最小变电容 数控振荡器 调频精度 LC振荡器 数控
多通道一体化数字收发电路设计 预览 被引量:1
15
作者 张卫清 朱亮 许厚棣 《电子技术与软件工程》 2016年第10期108-109,110共3页
一体化数字收发电路是数字阵列雷达的关键部件之一,本文讨论了一种一体化数字收发电路的设计方法,以高性能FPGA为核心,结合多通道ADC和多通道DDS,在一块电路板上集成了16个独立的数字接收机和数字波形产生器。电路可实现大带宽、多载波... 一体化数字收发电路是数字阵列雷达的关键部件之一,本文讨论了一种一体化数字收发电路的设计方法,以高性能FPGA为核心,结合多通道ADC和多通道DDS,在一块电路板上集成了16个独立的数字接收机和数字波形产生器。电路可实现大带宽、多载波信号接收和多调制形式波形产生功能,同时采用光纤数据传输技术实现了数字回波信号和波形控制参数的实时传输。 展开更多
关键词 数字阵列雷达 数字收发 数控振荡器 直接数字频率合成
在线阅读 下载PDF
ROM查表结构的数控振荡器设计及FPGA实现 预览
16
作者 王猛 王粤 《枣庄学院学报》 2016年第5期116-122,共7页
为了满足通信领域数字化技术对频率合成技术的要求,文章设计并实现了基于ROM查表结构的数控振荡器,文章首先简要介绍数控振荡器的技术发展背景及其在数字频率合成技术的应用,其次介绍数控振荡器的技术原理及采用硬件设计的实现方法,重... 为了满足通信领域数字化技术对频率合成技术的要求,文章设计并实现了基于ROM查表结构的数控振荡器,文章首先简要介绍数控振荡器的技术发展背景及其在数字频率合成技术的应用,其次介绍数控振荡器的技术原理及采用硬件设计的实现方法,重点讨论了基于ROM查表结构实现的数控振荡器,以及该数控振荡器的FPGA设计,最后对相关理论和技术的发展进行讨论和实现. 展开更多
关键词 数控振荡器 FPGA设计 ROM查表结构
在线阅读 下载PDF
基于FPGA的数控振荡器的研究与设计 预览 被引量:1
17
作者 黄净晴 陈俊 叶海鸿 《有线电视技术》 2016年第9期32-34,共3页
数控振荡器(NCO)是-个数字信号发生器,能够产生具有较低相位噪声的正交信号,非常适合应用在数字混频器中实现信号的混频.本文分析和比较了NCO 的不同设计方法,详细阐述了具有低功耗性能的基于CORDIC 算法设计的NCO 的优点,并通过MATL... 数控振荡器(NCO)是-个数字信号发生器,能够产生具有较低相位噪声的正交信号,非常适合应用在数字混频器中实现信号的混频.本文分析和比较了NCO 的不同设计方法,详细阐述了具有低功耗性能的基于CORDIC 算法设计的NCO 的优点,并通过MATLAB 进行算法设计和算法仿真,然后进行FPGA 实现,分析仿真结果和硬件实现结果,进一步验证了算法设计的合理性和适用性. 展开更多
关键词 数控振荡器 正交信号 数字混频 CORDIC算法
在线阅读 下载PDF
多通道联合控制数控振荡器的环路设计 预览
18
作者 王前 胡彩波 《中国惯性技术学报》 EI CSCD 北大核心 2015年第4期483-488,共6页
信号跟踪是卫星导航接收机的核心处理技术,提升跟踪处理性能可弥补卫星导航易受干扰和遮挡的固有不足,具有重要的应用前景。在分析信号跟踪和测量的基本原理上,利用误差估计关系建立了定位域和信号域的物理联系桥梁。通过抽象的跟踪环... 信号跟踪是卫星导航接收机的核心处理技术,提升跟踪处理性能可弥补卫星导航易受干扰和遮挡的固有不足,具有重要的应用前景。在分析信号跟踪和测量的基本原理上,利用误差估计关系建立了定位域和信号域的物理联系桥梁。通过抽象的跟踪环路传输模型,归纳出提升环路性能的技术途径,改变了传统环路相互独立的设计思路,利用加权最小二乘算法设计了多数据源联合控制数控振荡器的矢量化环路跟踪算法,并从理论和仿真实验两方面对算法的性能进行了全面的对比分析。结果表明,该方法在与普通接收机处理复杂度相当的情况下,可提高环路在弱信号环境下的处理能力,多通道联合辅助某一弱信号通道时可提高6 d B的增益,多通道联合跟踪相对比各通道独立工作可提高3 d B的增益。 展开更多
关键词 卫星导航 数控振荡器 最小二乘 信号跟踪
在线阅读 下载PDF
一种基于补偿算法的星载数字频率模块设计和实现 预览
19
作者 张弓 潘宇倩 杨聪伟 《空间电子技术》 2015年第5期23-27,共5页
随着软件无线电技术在卫星中的应用,数控振荡器(NCO)逐渐代替传统的压控振荡器(VCO),广泛地应用于卫星中信号源的产生、数字上变频、数字下变频、载波的产生等。因此,实现高精度、高速的数控振荡器对星载数字基带意义重大。针对... 随着软件无线电技术在卫星中的应用,数控振荡器(NCO)逐渐代替传统的压控振荡器(VCO),广泛地应用于卫星中信号源的产生、数字上变频、数字下变频、载波的产生等。因此,实现高精度、高速的数控振荡器对星载数字基带意义重大。针对以上情况,文章提出了一种高速高精度星载数字振荡器的设计和实现。一方面,采用流水线结构满足高速的数据处理的需求;另外一方面,采用级数近似、迭代残余角度误差补偿等措施补偿传统CORDIC算法在精度方面的不足,并引入抖动模块改善角度周期性截断误差所引起的杂散,进一步提高了数控振荡器的精度。 展开更多
关键词 软件无线电 数控振荡器 实现 抖动
在线阅读 下载PDF
应用于全数字锁相环的高性能数控振荡器设计 被引量:4
20
作者 罗宁 陈原聪 赵野 《微电子学与计算机》 CSCD 北大核心 2015年第12期59-62,67共5页
全数字锁相环(ADPLL)是现代通信系统和计算机接口电路中的关键部件.数控振荡器(DCO)是ADPLL的核心模块电路,决定了ADPLL的整体性能.对比提出了一种基于标准单元技术的数控振荡器,采用粗调级与精调级级联的结构.该结构中的阶梯型粗调... 全数字锁相环(ADPLL)是现代通信系统和计算机接口电路中的关键部件.数控振荡器(DCO)是ADPLL的核心模块电路,决定了ADPLL的整体性能.对比提出了一种基于标准单元技术的数控振荡器,采用粗调级与精调级级联的结构.该结构中的阶梯型粗调级,能够展宽频率调节范围、降低功耗;精调级采用插值电路,能够将粗调单元的延时步长细化,从而得到更高精度的输出时钟.基于Tower Jazz 0.18μm CMOS工艺,对该数控振荡器进行了仿真验证,显示该电路能够工作在不同的工艺角、温度下,输出200 MHz的时钟信号,频率分辨率为10ps,功耗为1.2mW,而且线性度高.该数控振荡器完全基于标准单元设计,通过数字流程实现,具有更高的可移植性,缩短了设计周期. 展开更多
关键词 全数字锁相环 数控振荡器 级联结构 阶梯型粗调级 插值电路
上一页 1 2 10 下一页 到第
使用帮助 返回顶部 意见反馈