期刊文献+
共找到598篇文章
< 1 2 30 >
每页显示 20 50 100
多变量公钥密码系统实现研究进展 预览
1
作者 易海博 《深圳职业技术学院学报》 CAS 2019年第3期17-24,共8页
近年来,量子技术发展迅速,量子计算机被证明可以攻破RSA,ECC等主流公钥密码系统,迫切需要研究抗量子计算攻击密码系统,量子免疫的多变量密码算法被认为是候选算法之一.多变量密码的安全性基于求解有限域的多元二次方程组,被证明是NP-Har... 近年来,量子技术发展迅速,量子计算机被证明可以攻破RSA,ECC等主流公钥密码系统,迫切需要研究抗量子计算攻击密码系统,量子免疫的多变量密码算法被认为是候选算法之一.多变量密码的安全性基于求解有限域的多元二次方程组,被证明是NP-Hard问题.本文介绍了多变量密码的起源,并从多变量密码方案的构造、实现技术、侧信道分析和防护等3个方面详细介绍了近30年的研究进展.Rainbow和SimpleMatrix被认为是多变量签名方案和公钥加密方案的代表性方案,有望成为国家抗量子密码方案的候选.研究具备抗量子计算和抗侧信道攻击的密码系统,可以推动多变量密码技术的跨域式发展,对我国自主掌握抗量子密码系统安全技术,确保量子计算机时代的信息安全具有重要战略意义. 展开更多
关键词 多变量公钥密码 硬件实现 密码系统 密码硬件 侧信道分析
在线阅读 免费下载
SP的改进粒子滤波算法研究与硬件实现 预览
2
作者 魏娜 田晓凤 《科学与信息化》 2019年第24期60-61,共2页
粒子滤波算法在处理非线性、非高斯系统方面有明显的优势,但巨大的运算量限制了其实时性的应用。针对这一问题,文中提出利用DSP的高速运算的特点实现粒子滤波算法。文中针对粒子滤波的粒子退化问题采用重采样方法,给出了DSP实现粒子滤... 粒子滤波算法在处理非线性、非高斯系统方面有明显的优势,但巨大的运算量限制了其实时性的应用。针对这一问题,文中提出利用DSP的高速运算的特点实现粒子滤波算法。文中针对粒子滤波的粒子退化问题采用重采样方法,给出了DSP实现粒子滤波算法的详细流程,对DSP的存储资源进行了优化。仿真结果表明:设计的DSP实现粒子滤波算法可对单变量非静态增长模型的状态参量进行精确处理,验证了DSP用于非线性、非高斯系统的粒子滤波实现中是有效的。本文对粒子滤波的硬件实现方面具有一定的参考价值。 展开更多
关键词 粒子滤波 DSP实现 重采样技术 单变量非静态增长模型 硬件实现
在线阅读 免费下载
高速运动平台弹速补偿的FPGA实现方法 预览
3
作者 侯凯强 施君南 +1 位作者 许彦章 邱晓燕 《电子技术应用》 2019年第2期93-96,104共5页
针对高速运动平台弹速补偿的实时性要求,在基于距离徙动校正(Range Cell Migration Compensation,RCMC)的思想上提出了一种弹速补偿的FPGA实现方法。将距离徙动校正的思想用于弹速补偿,提高了相参积累后的信噪比,并在FPGA中完成硬件实现... 针对高速运动平台弹速补偿的实时性要求,在基于距离徙动校正(Range Cell Migration Compensation,RCMC)的思想上提出了一种弹速补偿的FPGA实现方法。将距离徙动校正的思想用于弹速补偿,提高了相参积累后的信噪比,并在FPGA中完成硬件实现,仿真实验表明使用FPGA实现弹速补偿方法具有实时性高、处理速度快、精度高等有优点。 展开更多
关键词 距离徙动校正 可编程逻辑门阵列 雷达 硬件实现
在线阅读 下载PDF
基于图像去噪的导向滤波算法的硬件实现
4
作者 许博闻 王敏 +2 位作者 李琛 王鹏飞 王国兴 《微电子学与计算机》 北大核心 2019年第7期22-26,共5页
在图像去噪算法领域,导向滤波算法在去噪的同时能够保持更多的图像细节,起到很好的边缘保持效应.相比于其他边缘保持算法,导向滤波算法运算速度更快,在CMOS图像传感器领域,能更快更有效的对图像进行去噪处理.本文在导向滤波原有的算法... 在图像去噪算法领域,导向滤波算法在去噪的同时能够保持更多的图像细节,起到很好的边缘保持效应.相比于其他边缘保持算法,导向滤波算法运算速度更快,在CMOS图像传感器领域,能更快更有效的对图像进行去噪处理.本文在导向滤波原有的算法公式上,提出一种改进的硬件实现方法,并应用于图像传感器芯片中,像素分8通道进入模块进行处理,采用RGB色彩模式,算法模块最高时钟频率为100 MHz,每行最大处理4 800个像素,一共占用46.875kB片上存储,以及XCRU040的13%的LUTS资源. 展开更多
关键词 导向滤波 边缘保持算法 CMOS图像传感器 硬件实现
基2FFT算法的模块化硬件实现与比较 预览
5
作者 骆林依 王英喆 +2 位作者 徐圆飞 张华平 梁星 《电子产品世界》 2019年第2期31-34,共4页
随着快速傅里叶变化(FFT)在信号处理应用领域的广泛应用,不同场合对硬件实现的FFT算法结构提出了多样化的要求,针对这种需求在硬件编程设计中将FFT分割成模块化的三部分:数据存储重排模块、旋转因子调用模块、蝶形运算模块。通过时序调... 随着快速傅里叶变化(FFT)在信号处理应用领域的广泛应用,不同场合对硬件实现的FFT算法结构提出了多样化的要求,针对这种需求在硬件编程设计中将FFT分割成模块化的三部分:数据存储重排模块、旋转因子调用模块、蝶形运算模块。通过时序调用可组成不同结构的FFT处理器,实现流水结构与递归结构两种方案,分别侧重于处理速度与资源占用量两方面的优势。在FPGA硬件设计中使用Verilog语言完成代码编程,实现了两种结构的512点基2算法的快速傅里叶变换,使用Modelsim完成功能仿真。与MATLAB中FFT函数对比验证了结果的正确性。最后通过比较二者的处理速度和资源占用量,给出了方案性能分析,及两种方案的最佳适用场合。 展开更多
关键词 FFT 硬件实现 基2算法 模块化设计 流水线结构 递归结构
在线阅读 下载PDF
HEVC运动估计插值电路硬件设计和实现 预览
6
作者 洪晓剑 施隆照 +1 位作者 严丹钰 罗隆 《有线电视技术》 2019年第2期55-59,共5页
由视频编码联合组提出的新一代多媒体视频编码标准HEVC/H.265,相比之前的AVC/H.264视频标准,在同样的视频质量情况下,视频流的码率减少一半,但运算复杂度提高了2~3倍。HEVC的帧间预测运动估计部分复杂度很高,用软件实现难以满足实时性... 由视频编码联合组提出的新一代多媒体视频编码标准HEVC/H.265,相比之前的AVC/H.264视频标准,在同样的视频质量情况下,视频流的码率减少一半,但运算复杂度提高了2~3倍。HEVC的帧间预测运动估计部分复杂度很高,用软件实现难以满足实时性的要求,适合于用硬件平台实现。针对运动估计插值部分,提出了一种由可配置的水平滤波器和多路输出的竖直滤波器构成的插值电路架构,该电路便于硬件实现且硬件资源利用率和吞吐率比现有文献都高。该架构用Quartus II综合在Altera的StratixⅤ系列芯片上,该硬件架构最大工作频率可以达到420.71MHz,可支持4K视频的实时传输。 展开更多
关键词 视频编码 帧间预测 插值滤波 硬件实现
在线阅读 下载PDF
面向硬件的帧内预测模式选择快速算法与实现 预览
7
作者 杨秀芝 赵敏 +2 位作者 施隆照 陈志峰 郑明魁 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2019年第1期158-164,共7页
新一代视频编码标准HEVC硬件实现的复杂性较之以前的标准有大幅提高.在保证编码性能的前提下,为了降低硬件实现的复杂度和资源消耗,提高硬件的处理速度与并行度,提出一种面向硬件实现的HEVC帧内编码快速算法.首先在Hadamard-SATD基础上... 新一代视频编码标准HEVC硬件实现的复杂性较之以前的标准有大幅提高.在保证编码性能的前提下,为了降低硬件实现的复杂度和资源消耗,提高硬件的处理速度与并行度,提出一种面向硬件实现的HEVC帧内编码快速算法.首先在Hadamard-SATD基础上引入头比特估计,简化了率失真代价计算过程;然后使用同层相邻块的最佳模式作为最有可能模式列表的输入,解除计算预测值时对重构数据的依赖性,提高了硬件的处理速度;最后采用新的预测单元处理顺序和基于16点的硬件复用结构,使之更利于硬件实现的情况下减少硬件资源的使用.实验结果表明,与参考软件HM16.7相比,文中算法可以降低约40%的编码复杂度,且没有明显性能损失;在Xilinx的Virtex6综合结果表明,硬件面积比已有算法减少了45%左右,并且可以达到30帧/s1080p视频序列的实时编码要求. 展开更多
关键词 高效视频编码 帧内预测 硬件实现
在线阅读 下载PDF
基于量子密钥分发系统的TCP/IP模块实现
8
作者 林弘伟 杨灿美 林福江 《微电子学与计算机》 北大核心 2019年第1期74-78,共5页
量子保密通信设备集成化是目前的趋势,而量子密钥分发系统是其中的关键.本文针对该系统中对安全性和系统性能的需求,提出了一种基于硬件的TCP/IP协议处理结构.该结构采用数字电路设计方法,实现了TCP/IP协议中网络层和传输层的相关功能,... 量子保密通信设备集成化是目前的趋势,而量子密钥分发系统是其中的关键.本文针对该系统中对安全性和系统性能的需求,提出了一种基于硬件的TCP/IP协议处理结构.该结构采用数字电路设计方法,实现了TCP/IP协议中网络层和传输层的相关功能,并通过AHB接口集成到系统芯片中.该结构作为独立的网络数据处理模块能够减轻CPU的计算负担,同时设置该模块以自定义端口方式工作,将量子域与经典网络隔离,降低密钥泄露风险.测试结果显示该结构可达到450Mbps的数据吞吐率,能够满足量子密钥分发中网络带宽的需求. 展开更多
关键词 TCP/IP协议 硬件实现 保密通信 量子密钥分发
排序算法的EDA实验设计 预览
9
作者 李靖 王朝驰 李成泽 《实验科学与技术》 2019年第2期79-82,共4页
针对速度、资源等不同的应用需求,开发排序算法的最优化硬件实现方案,是数字集成电路设计工作中的重点和难点。该文分别介绍基于面积最优化和速度最优化的硬件实现方法,在此基础上提出一种面积和速度协同优化的设计方案,为排序算法的最... 针对速度、资源等不同的应用需求,开发排序算法的最优化硬件实现方案,是数字集成电路设计工作中的重点和难点。该文分别介绍基于面积最优化和速度最优化的硬件实现方法,在此基础上提出一种面积和速度协同优化的设计方案,为排序算法的最优化硬件实现提供参考。同时将排序算法的最优化硬件实现思想融入教学实验中,加深学生对理论的理解和应用,提高学生的设计能力和动手能力。实践表明,该设计方案加深了学生对课堂知识的理解,拓展了课堂所学知识,具有较强的指导意义。 展开更多
关键词 排序算法 硬件实现 教学实验
在线阅读 下载PDF
抗二阶DPA分析的ZUC算法防护方案及硬件实现
10
作者 朱文锋 郭筝 《微电子学与计算机》 北大核心 2019年第9期44-49,共6页
对于不带防护的ZUC算法硬件实现,容易DPA攻击的影响.为此提出了基于二阶算术加、有限域sbox二阶全掩码、sbox固定掩码以及伪轮防护方案的ZUC算法防护方案,理论上可以抗二阶DPA攻击,在FPGA上对其进行了实现,并在硬件实现进行了一定的优化... 对于不带防护的ZUC算法硬件实现,容易DPA攻击的影响.为此提出了基于二阶算术加、有限域sbox二阶全掩码、sbox固定掩码以及伪轮防护方案的ZUC算法防护方案,理论上可以抗二阶DPA攻击,在FPGA上对其进行了实现,并在硬件实现进行了一定的优化,节省了功耗和面积.我们通过FPGA功耗采集平台,采集带防护的ZUC算法硬件实现的功耗曲线,对其进行DPA攻击,没有攻击出正确密钥,表明我们的防护方案实际有效,大大增加了功耗分析攻击的难度. 展开更多
关键词 祖冲之算法 二阶DPA 掩码方案 硬件实现
一种面向RFID的超轻量级流密码算法 预览
11
作者 夏文涛 潘森杉 王良民 《计算机工程》 CAS CSCD 北大核心 2019年第10期144-149,共6页
针对无线射频识别(RFID)系统安全性较低的问题,提出一种适用于RFID标签的超轻量级流密码算法Willow。根据正差集性质选取函数抽头,以增加猜测确定攻击的复杂度。采用动态初始化方式并使用位数较小的计数器进行密钥索引和初始化,从而降... 针对无线射频识别(RFID)系统安全性较低的问题,提出一种适用于RFID标签的超轻量级流密码算法Willow。根据正差集性质选取函数抽头,以增加猜测确定攻击的复杂度。采用动态初始化方式并使用位数较小的计数器进行密钥索引和初始化,从而降低算法的电路面积和功耗。在Design Compiler上进行对比实验,结果表明,与Grain-v1、Plantlet等算法相比,Willow算法的延迟和功耗均较低,其在硬件性能和安全性上取得了较好的折中。 展开更多
关键词 超轻量级流密码 无线射频识别 动态初始化 硬件实现 时间存储数据折中攻击
在线阅读 下载PDF
基于FPGA的星上影像正射纠正 预览
12
作者 张荣庭 周国清 +2 位作者 周祥 刘德全 黄景金 《航天返回与遥感》 CSCD 2019年第1期20-31,共12页
传统的遥感影像正射纠正需要等待遥感影像下传到地面接收站后才能处理,这已不能满足用户对影像处理时效性的要求,为了解决这一问题,文章研究了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的星上正射纠正实时处理平... 传统的遥感影像正射纠正需要等待遥感影像下传到地面接收站后才能处理,这已不能满足用户对影像处理时效性的要求,为了解决这一问题,文章研究了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的星上正射纠正实时处理平台。基于FPGA的正射纠正平台采用模块化设计,主要包括外方位解算模块、旋转矩阵计算模块、坐标转换模块和插值模块。通过对SPOT6影像数据进行实验,比较了基于FPGA平台的正射纠正和基于高性能计算机平台的正射纠正的纠正精度和处理速度。实验结果表明基于FPGA平台的正射纠正的精度在1个像素以内,满足纠正要求;基于FPGA平台的正射纠正速度是基于高性能计算机平台的正射纠正速度的4.3倍。利用FPGA进行正射纠正能够提高纠正速度,并能保证纠正精度,具有广阔应用前景。 展开更多
关键词 正射纠正 现场可编程门阵列 硬件实现 实时性 共线条件方程 航天遥感
在线阅读 下载PDF
一种低功耗高效率CNN加速器设计和实现 预览
13
作者 廖裕民 《现代计算机》 2019年第24期82-87,共6页
提出一套通用低功耗高效率的CNN加速电路结构。在该CNN加速电路结构中,提出一种双寄存器组的高效率网络层配置方法,该方法相较于常见的CNN层间配置方法,可以大幅减少运算模块的等待空闲时间,从而大幅提升整体网络的运算效率。此外,提出... 提出一套通用低功耗高效率的CNN加速电路结构。在该CNN加速电路结构中,提出一种双寄存器组的高效率网络层配置方法,该方法相较于常见的CNN层间配置方法,可以大幅减少运算模块的等待空闲时间,从而大幅提升整体网络的运算效率。此外,提出一种针对稀疏矩阵进行低功耗优化的卷积运算方法,该方法针对大量CNN运算过程中数据稀疏性矩阵运算特点,设计针对性的功耗优化和运算结构。该结构可以有效地降低卷积神经网络运算过程中的运算数量和运算过程中消耗的功耗。所提出的通用低功耗高效率的CNN加速电路可以快速完成各种卷积神经网络加速处理运算,具有可重构、工作效率高、低功耗的特点。该电路结构在FPGA上完成验证,可以正确完成CNN加速运算。 展开更多
关键词 CNN加速 可重构 低功耗 硬件实现
在线阅读 免费下载
基于OpenSPARC T1的浮点运算单元微架构的研究 预览
14
作者 张若愚 谢龙 《集成电路应用》 2019年第2期15-17,21共4页
在当今,高计算量、高吞吐量的实际应用背景下,浮点运算单元在CPU整体运算能力中有着举足轻重的作用。介绍浮点运算的现况和OpenSPARC T1处理器的整体架构,然后重点分析OpenSPARC T1处理器中浮点运算实现的具体方式和基本算法,并与同时... 在当今,高计算量、高吞吐量的实际应用背景下,浮点运算单元在CPU整体运算能力中有着举足轻重的作用。介绍浮点运算的现况和OpenSPARC T1处理器的整体架构,然后重点分析OpenSPARC T1处理器中浮点运算实现的具体方式和基本算法,并与同时期其它处理器的浮点运算实现进行比较,提出浮点运算微架构的设计实现原则和发展趋势。 展开更多
关键词 微架构 CPU OpenSPARC T1 浮点运算 硬件实现
在线阅读 下载PDF
四旋翼无人机自主飞行系统优化设计与实现
15
作者 陈钊 年晓红 +1 位作者 熊红云 周文孝 《控制与信息技术》 2019年第1期32-38,共7页
文章从无人机硬件实现角度出发,介绍了无人机自主飞行系统构成,并分析了参数辨识及试验飞行过程的常见问题;针对实验过程中无人机定位精度、高度测量精度、视觉传感器测量信息及抗扰性能等问题,分析了单个传感器测量对无人机飞行性能的... 文章从无人机硬件实现角度出发,介绍了无人机自主飞行系统构成,并分析了参数辨识及试验飞行过程的常见问题;针对实验过程中无人机定位精度、高度测量精度、视觉传感器测量信息及抗扰性能等问题,分析了单个传感器测量对无人机飞行性能的影响,并利用多传感器信息融合提高了系统测量精度;设计了自主飞行控制算法,提高系统对外部扰动的抑制能力,并通过实验验证了其有效性。 展开更多
关键词 四旋翼无人机 硬件实现 参数辨识 测量精度 抗扰性能
基于电磁引导的道路自识别智能汽车软硬件设计与研究 预览 被引量:1
16
作者 许芝龙 《中国新技术新产品》 2018年第15期26-28,共3页
本文利用电磁原理对基于电磁传感器自识别道路的智能汽车寻迹检测装置进行理论研究,在MC9S12系列单片机控制核心基础上对智能汽车的控制系统输入信号进行分析,完成了可以自识别路径的控制原理方案、包括信号控制电路的设计和制作在内的... 本文利用电磁原理对基于电磁传感器自识别道路的智能汽车寻迹检测装置进行理论研究,在MC9S12系列单片机控制核心基础上对智能汽车的控制系统输入信号进行分析,完成了可以自识别路径的控制原理方案、包括信号控制电路的设计和制作在内的硬件设计。最后以嵌入式软件开发工具软件Codewarrior为开发平台,以增量式PID控制与模糊控制相结合,完成微缩智能车模型控制系统的程序算法的实现。本文为电磁在道路自识别系统中的应用提供了理论依据和工程实现方法,也为同类电气自动化产品在自识别路径与寻迹中提供了分析方法和思路。 展开更多
关键词 微缩智能车模型 模糊控制 硬件实现 软件实现
在线阅读 下载PDF
基于国密算法的智能移动终端的研究与实现 被引量:1
17
作者 刘暘 洪汛 +1 位作者 李永海 李琦 《电气时代》 2018年第3期53-56,共4页
国密算法研究1。SM1对称密码SM1算法是分组密码算法,分组长度为128bit,密钥长度都为128bit,算法安全保密强度及相关软硬件实现性能与AES相当,算法不公开,仅以IP核的形式存在于芯片中。
关键词 分组密码算法 智能移动终端 密钥长度 对称密码 硬件实现 安全保密 AES IP核
系统极化码与非系统极化码的研究现状与发展趋势 预览
18
作者 王秀敏 吴卓铤 +2 位作者 李君 洪波 汪晓锋 《中国计量大学学报》 2018年第3期317-323,共7页
非系统极化码与系统极化码由Arikan教授提出,并且由于其表现出优异的性能而成为了当前的研究热点.本文主要介绍系统极化码与非系统极化码编码的研究现状.在硬件实现方面,分别介绍各种现有的设计方案并从资源消耗、并行度以及吞吐率等角... 非系统极化码与系统极化码由Arikan教授提出,并且由于其表现出优异的性能而成为了当前的研究热点.本文主要介绍系统极化码与非系统极化码编码的研究现状.在硬件实现方面,分别介绍各种现有的设计方案并从资源消耗、并行度以及吞吐率等角度进行对比分析.接着通过Matlab仿真验证系统极化码与非系统极化码在SC译码、SCL译码以及BP译码中不同信噪比下带来的性能差异.最后,根据极化码编码的研究现状探讨了其未来的发展趋势并提出基于生成矩阵简化的研究方向. 展开更多
关键词 系统极化码 非系统极化码 硬件实现 性能仿真
在线阅读 下载PDF
基于系数运算的并行CRC算法 预览
19
作者 张笑铭 梁利平 王志君 《电子设计工程》 2018年第7期165-168,173共5页
为了满足较大并行度下CRC校验需求,提出了一种基于系数运算的并行CRC算法,此算法将计算结果表达为特定矩阵列向量的线性组合,只需求解各个列向量的系数。和并行CRC矩阵法相比,消除了乘法计算操作,更适合硬件实现。该算法可以适用于任意... 为了满足较大并行度下CRC校验需求,提出了一种基于系数运算的并行CRC算法,此算法将计算结果表达为特定矩阵列向量的线性组合,只需求解各个列向量的系数。和并行CRC矩阵法相比,消除了乘法计算操作,更适合硬件实现。该算法可以适用于任意并行度的CRC校验,随着并行度的增加,其运行时间趋于固定数值。FPGA实现的验证结果表明,与并行度为32,64和128的矩阵法对比,此算法工作频率分别提高了6%,12%和21%,资源占用减少了18%,19%和49%。 展开更多
关键词 循环冗余校验 并行度 线性系统 FPGA 硬件实现
在线阅读 下载PDF
sigmoid函数的高效率硬件实现研究 预览 被引量:1
20
作者 薛治天 王正茂 +1 位作者 杨宇飞 郝思源 《电子测试》 2018年第16期37-39,共3页
研究了一种基于Remez算法的Sigmoid函数硬件高效率实现方法,运用Remez算法构造多项式逼近Sigmoid函数;优化多项式逼近后的Sigmoid函数硬件实现架构;对优化后的多项式逼近的Sigmoid函数进行verilog硬件语言建模,并进行仿真分析;使用Reme... 研究了一种基于Remez算法的Sigmoid函数硬件高效率实现方法,运用Remez算法构造多项式逼近Sigmoid函数;优化多项式逼近后的Sigmoid函数硬件实现架构;对优化后的多项式逼近的Sigmoid函数进行verilog硬件语言建模,并进行仿真分析;使用Remez算法构造多项式逼近Sigmoid函数拟合误差较低,精度较高,并且硬件电路复杂度低,资源消耗少,运算速度快。 展开更多
关键词 SIGMOID函数 硬件实现
在线阅读 下载PDF
上一页 1 2 30 下一页 到第
使用帮助 返回顶部 意见反馈