期刊文献+
共找到88篇文章
< 1 2 5 >
每页显示 20 50 100
基于整数线性规划的后布图线长优化方法 被引量:1
1
作者 张凯 杜世民 杨润萍 《数值计算与计算机应用》 2018年第4期265-273,共9页
针对可切分布图,提出了一种同时考虑模块交换、模块翻转和空白面积再分配减少线长的新方法.对给定布图相应的切分树,引入一组二进制变量来表示切分树中每个运算符下的两个子树是否发生交换,然后对切分树进行遍历,将所有模块位置表示为... 针对可切分布图,提出了一种同时考虑模块交换、模块翻转和空白面积再分配减少线长的新方法.对给定布图相应的切分树,引入一组二进制变量来表示切分树中每个运算符下的两个子树是否发生交换,然后对切分树进行遍历,将所有模块位置表示为这些二进制变量的线性函数.在此基础上,将模块翻转和空白面积再分配考虑进来,将这一问题构建为一个整数线性规划模型.实验结果表明,所提出方法较已有文献可以获得更大的线长改进,这为布图之后进一步提高布图质量提供了一种有效的方法. 展开更多
关键词 布图规划 线长优化 模块交换 模块翻转 空白面积再分配 整数线性规划
固定边框的多电压布图规划算法 预览
2
作者 杜世民 夏银水 +1 位作者 杨润萍 钱利波 《电子学报》 CSCD 北大核心 2017年第8期1873-1881,共9页
多电压设计是应对SoC功耗挑战的一种有效方法,但会带来线长、面积等的开销。为减少线长、芯片的空白面积及提高速度,提出了一种改进的固定边框多电压布图方法.对基于NPE(Normalized Polish Expression)表示的布图解,采用形状曲线相加... 多电压设计是应对SoC功耗挑战的一种有效方法,但会带来线长、面积等的开销。为减少线长、芯片的空白面积及提高速度,提出了一种改进的固定边框多电压布图方法.对基于NPE(Normalized Polish Expression)表示的布图解,采用形状曲线相加算法来计算其最优的布图实现,并通过增量计算方法来减少计算NPE及多电压分配的时间.为使所得布图解满足给定的边框约束,提出了一个考虑固定边框约束的目标函数,并采用删除后插入(Insertion after Delete,IAD)算子对SA求得布图解进行后优化.实验结果表明,和已有方法相比,所提出方法在线长和空白面积率方面有较明显优势,且所有电路在不同高宽比、不同电压岛数下均实现了极低的空白面积率(〈〈1%). 展开更多
关键词 低功耗 多电压 布图规划 固定边框
在线阅读 下载PDF
布图规划约束对VLSI设计性能的影响
3
作者 聂廷远 李坤龙 高久顼 《微电子学与计算机》 CSCD 北大核心 2016年第11期104-108,共5页
布图规划处于芯片物理设计的前端,对VLSI整体性能起着至关重要的作用.给出了平面布图规划约束的介绍,通过在布图规划阶段进行约束嵌入的实验,考查了约束对VLSI布图规划设计性能的影响.在IBM-HB+Benchmark Suites上嵌入约束的实验表明,... 布图规划处于芯片物理设计的前端,对VLSI整体性能起着至关重要的作用.给出了平面布图规划约束的介绍,通过在布图规划阶段进行约束嵌入的实验,考查了约束对VLSI布图规划设计性能的影响.在IBM-HB+Benchmark Suites上嵌入约束的实验表明,约束设置会给VLSI布图规划带来一定的影响,甚至会改善设计质量. 展开更多
关键词 VLSI 平面布图规划 物理设计 约束
基于热影响及布局利用率的三维集成电路布局规划算法设计
4
作者 胡中星 王琴 +1 位作者 谢憬 毛志刚 《微电子学与计算机》 CSCD 北大核心 2016年第4期1-5,共5页
针对三维集成电路设计流程中存在的布局规划问题.提出了协同考虑热影响和布局利用率的布局规划算法设计方案,并利用多次模拟退火过程,实现完整三维集成电路布局规划算法的设计流程.通过对通用的MCNC benchmark基准电路的验证,相比... 针对三维集成电路设计流程中存在的布局规划问题.提出了协同考虑热影响和布局利用率的布局规划算法设计方案,并利用多次模拟退火过程,实现完整三维集成电路布局规划算法的设计流程.通过对通用的MCNC benchmark基准电路的验证,相比已有的布局规划方案,该布局规划算法在峰值温度降低3M左右的情况下,在布局利用率上能够得到平均30%以上的性能提升. 展开更多
关键词 三维集成电路 布局规划 热影响 利用率
一种用于片上网络布图规划的改进模拟退火与粒子群混合算法 预览 被引量:1
5
作者 宋国治 涂遥 +1 位作者 张大坤 温越博 《计算机工程与科学》 CSCD 北大核心 2016年第5期863-870,共8页
智能优化算法作为解决大规模集成电路芯片设计中布图规划问题的经典方法已被研究多年。结合异构三维片上网络布图问题的具体特点,采用B*-tree间接描述布图问题中的解结构,针对模拟退火收敛速度慢、优化效率低的缺点,对搜索策略和概率... 智能优化算法作为解决大规模集成电路芯片设计中布图规划问题的经典方法已被研究多年。结合异构三维片上网络布图问题的具体特点,采用B*-tree间接描述布图问题中的解结构,针对模拟退火收敛速度慢、优化效率低的缺点,对搜索策略和概率性的劣向转移作出了改进,并将改进后的模拟退火思想引入粒子群优化算法中,使结合后的算法结合了粒子群并行计算的特点和模拟退火能够实现全局优化的特点。通过仿真实验验证,所提出的该混合改进算法在解决布图问题中要优于传统模拟退火算法。 展开更多
关键词 布图规划 片上网络 模拟退火 粒子群优化算法
在线阅读 下载PDF
布局规划和布图问题的智能优化算法分析 预览
6
作者 申莎莎 《山西师范大学学报:自然科学版》 2015年第3期38-43,共6页
本文对集成电路的物理设计中布局规划和布图问题的智能优化算法进行了全面分析.根据文献资料,搭建了该领域的研究框架,综述了该问题的模型和约束条件,分析了目前研究方法各个阶段的特点和不足,最后提出了对目前算法的理论分析,并预测了... 本文对集成电路的物理设计中布局规划和布图问题的智能优化算法进行了全面分析.根据文献资料,搭建了该领域的研究框架,综述了该问题的模型和约束条件,分析了目前研究方法各个阶段的特点和不足,最后提出了对目前算法的理论分析,并预测了该问题算法的研究趋势. 展开更多
关键词 VLSI 布局 布图规划 B*-Trees 多目标
在线阅读 免费下载
电压岛驱动的多级布图规划优化算法 预览 被引量:1
7
作者 杜世民 夏银水 +1 位作者 储著飞 杨润萍 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2015年第6期184-190,共7页
针对多电压布图算法速度较慢、空白面积较高这一问题,提出了一种电压岛驱动的多级布图规划优化方法.首先,以功耗为优化目标,应用线性整数规划分配模块电压,将相同电压的模块划分至同一电压岛;其次,提出一种基于枚举和形状曲线相加的快... 针对多电压布图算法速度较慢、空白面积较高这一问题,提出了一种电压岛驱动的多级布图规划优化方法.首先,以功耗为优化目标,应用线性整数规划分配模块电压,将相同电压的模块划分至同一电压岛;其次,提出一种基于枚举和形状曲线相加的快速方法对所得各电压岛进行布图;最后,构建一个线性规划模型来求解通过交换布图解中模块位置来减少线长的问题,对线长做进一步优化.实验结果表明,和已有方法相比,该方法在算法速度和芯片空白面积率方面有较明显优势. 展开更多
关键词 低功耗 布图规划 多电压 电压岛 多级优化
在线阅读 下载PDF
面向软模块的稳定固定边框布图规划算法 预览 被引量:3
8
作者 杜世民 夏银水 +2 位作者 储著飞 黄诚 杨润萍 《电子与信息学报》 EI CSCD 北大核心 2014年第5期1258-1265,共8页
该文提出一种稳定的面向软模块的固定边框布图规划算法。该算法基于正则波兰表达式(Normalized Polish Expression, NPE)表示,提出一种基于形状曲线相加和插值技术的计算 NPE 最优布图的方法,并运用模拟退火(Simulation Annealing,... 该文提出一种稳定的面向软模块的固定边框布图规划算法。该算法基于正则波兰表达式(Normalized Polish Expression, NPE)表示,提出一种基于形状曲线相加和插值技术的计算 NPE 最优布图的方法,并运用模拟退火(Simulation Annealing, SA)算法搜索最优解。为了求得满足固定边框的布图解,提出一种基于删除后插入(Insertion After Delete, IAD)算子的后布图优化方法。对8个GSRC和MCNC电路的实验结果表明,所提出算法在1%空白面积率的边框约束下的布图成功率接近100%,在总线长上较已有文献有较大改进,且在求解速度上较同类基于SA的算法有较大优势。 展开更多
关键词 布图规划 固定边框 后布图优化 删除后插入算子 形状曲线相加
在线阅读 免费下载
考虑缺陷率模型的多项目晶圆布图规划算法 预览
9
作者 张腾 史峥 廖海涛 《计算机工程》 CAS CSCD 2014年第4期258-261,268共5页
针对随机缺陷会降低多项目晶圆实际产出的问题,提出一种新的多项目晶圆布图规划算法。通过在布图规划中引入缺陷率模型的方法,增加芯片产量的裕量,降低因随机缺陷造成的产量损失。同时优化模拟退火流程,使得在布图尺寸约束条件下,... 针对随机缺陷会降低多项目晶圆实际产出的问题,提出一种新的多项目晶圆布图规划算法。通过在布图规划中引入缺陷率模型的方法,增加芯片产量的裕量,降低因随机缺陷造成的产量损失。同时优化模拟退火流程,使得在布图尺寸约束条件下,布图规划过程能够跳出局部最优解陷阱。对工业实例进行布图规划的结果表明,该算法能够接受不满足布图尺寸约束条件的中间结果,从而遍历解空间,得到全局最优的布图,并且相对已有算法,使用相同数量晶圆进行切割时,算法的布图结果增加了137%的芯片产量的总裕量,同时,降低了25%的工作芯片所需要生产的晶圆数量。 展开更多
关键词 多项目晶圆 布图规划 模拟退火算法 代价函数 缺陷率模型 布图尺寸约束
在线阅读 下载PDF
一种有效的面向软模块的VLSI布图规划算法 预览 被引量:1
10
作者 杜世民 夏银水 +1 位作者 黄诚 杨润萍 《计算机工程与应用》 CSCD 2014年第4期50-56,68共8页
随着VLSI设计规模和复杂度的提高,以可复用IP为代表的软模块得到了广泛的应用,针对软模块的布图规划问题随之变得日益重要。基于正则波兰表达式(NPE)表示,提出了一种形状曲线相加算法来处理软模块之间的组合运算,可获得每个布图... 随着VLSI设计规模和复杂度的提高,以可复用IP为代表的软模块得到了广泛的应用,针对软模块的布图规划问题随之变得日益重要。基于正则波兰表达式(NPE)表示,提出了一种形状曲线相加算法来处理软模块之间的组合运算,可获得每个布图解下最优的布图实现。通过回溯算法来确定每个模块的位置及形状,并将它们集成到模拟退火算法的流程之内。应用MCNC和GSRC电路对算法进行了测试,结果表明该算法解决软模块的布图规划问题是可行和有效的。 展开更多
关键词 布图规划 软模块 形状曲线相加 回溯 模拟退火算法
在线阅读 下载PDF
求解VLSI不可二划分布图规划问题的混合遗传算法
11
作者 陈建利 朱文兴 《福州大学学报:自然科学版》 CAS CSCD 北大核心 2014年第5期688-693,共6页
超大规模集成电路(VLSI)布图规划是VLSI物理设计的关键环节之一,对集成电路的芯片面积、线长等性能指标有重大影响.基于B*-tree的结构表示,结合遗传算法的思想,提出一种用于解决VLSI不可二划分布图规划问题的混合遗传算法,并用MCNC... 超大规模集成电路(VLSI)布图规划是VLSI物理设计的关键环节之一,对集成电路的芯片面积、线长等性能指标有重大影响.基于B*-tree的结构表示,结合遗传算法的思想,提出一种用于解决VLSI不可二划分布图规划问题的混合遗传算法,并用MCNC标准测试例子对所设计的算法进行测试,证明该算法的有效性. 展开更多
关键词 超大规模集成电路 布图规划 B*-tree 混合遗传算法
求解二维矩形Packing面积最小化问题的动态归约算法 预览 被引量:1
12
作者 何琨 姬朋立 李初民 《软件学报》 EI CSCD 北大核心 2013年第9期2078-2088,共11页
二维矩形Packing面积最小化问题(rectangle packing area minimization problem,简称RPAMP)是具有NP难度的高复杂度的布局优化问题,也是大规模集成电路设计中floorplanning问题的一个核心问题.通过动态构造矩形框的宽和高,将求解... 二维矩形Packing面积最小化问题(rectangle packing area minimization problem,简称RPAMP)是具有NP难度的高复杂度的布局优化问题,也是大规模集成电路设计中floorplanning问题的一个核心问题.通过动态构造矩形框的宽和高,将求解一个RPAMP转化为求解一组二维矩形Packing判定问题(rectangle packing decision problem,简称RPDP).在求解RPDP的最大适配度算法的基础上,进一步考虑了当前动作对全局紧凑性的影响,评估了当前动作对局部空间的损害程度,设计了求解RPDP的最小损害度算法.然后,结合矩形框宽、高的动态构造方法,设计得到求解RPAMP的最终算法.对15个相关的RPAMP算例(包括著名的MCNC算例和GSRC算例)进行了测试更新了其中9个算例的最好记录,另有2个与当前的最好记录持平.得到了98.50%的平均填充率,将国内外文献中已见报道的最高平均填充率提高了0.85%. 展开更多
关键词 NP难度 布局优化 布图规划 面积最小化 启发式
在线阅读 下载PDF
基于切分结构的快速布图规划算法 预览 被引量:1
13
作者 杜世民 夏银水 罗佐 《计算机应用研究》 CSCD 北大核心 2013年第4期995-998,共4页
分析了切分(Slicing)结构的布图产生空白面积的原因,提出了一种直观、快速的确定模块方向的方法,改进了正则波兰表达式的一个邻域构造算子,并采用模拟退火算法实现了Slicing结构布图规划。对MCNC和GSRC的标准电路进行了测试,结果表明... 分析了切分(Slicing)结构的布图产生空白面积的原因,提出了一种直观、快速的确定模块方向的方法,改进了正则波兰表达式的一个邻域构造算子,并采用模拟退火算法实现了Slicing结构布图规划。对MCNC和GSRC的标准电路进行了测试,结果表明所提出的算法在解决Slicing结构的布图规划方面是有效的。 展开更多
关键词 布图规划 Slicing结构 正则波兰表达式 模块方向 模拟退火算法
在线阅读 下载PDF
基于热感知的SoC布图规划 预览
14
作者 戚利侠 夏银水 +1 位作者 王伦耀 杜世民 《浙江大学学报:理学版》 CAS CSCD 2012年第4期402-406,共5页
随着芯片规模的增大及芯片中IP核数量的不断增加,SoC的功耗密度不断升高,导致局部温度迅速上升,从而影响芯片的稳定性.基于热感知的SoC布图规划实现芯片温度的均匀分布是解决这一问题的有效途径之一.结合传统布局规划,提出了调整部分模... 随着芯片规模的增大及芯片中IP核数量的不断增加,SoC的功耗密度不断升高,导致局部温度迅速上升,从而影响芯片的稳定性.基于热感知的SoC布图规划实现芯片温度的均匀分布是解决这一问题的有效途径之一.结合传统布局规划,提出了调整部分模块面积的降温策略,发展了一种基于模拟退火的热感知SoC布图规划方法,所提出的方法应用于MCNC基准电路,结果显示电路温度最高可以降低23℃. 展开更多
关键词 热感知 SOC 布图规划 模拟退火
在线阅读 下载PDF
电子产品面板控制芯片的后端设计 预览
15
作者 王仁平 施隆照 《电子科技》 2010年第9期 14-17,共4页
采用SOC Encounter基于华虹NEC 0.35μm CZ6H 1P3AL工艺,进行电子产品面板控制芯片的版图设计。在版图设计过程中,采用时序驱动布局,同时限制布局密度达到良好的效果,利用时钟树自动综合和手动修改相结合,使时钟偏移尽可能少。并对在电... 采用SOC Encounter基于华虹NEC 0.35μm CZ6H 1P3AL工艺,进行电子产品面板控制芯片的版图设计。在版图设计过程中,采用时序驱动布局,同时限制布局密度达到良好的效果,利用时钟树自动综合和手动修改相结合,使时钟偏移尽可能少。并对在电源网络连接、布线时遇到的问题,提出解决办法。最终实现该芯片的物理设计,结果满足时序和制造工艺要求,并达到以下指标:工作频率12MHz,芯片面积1.089mm2,功耗为2.7152mW。 展开更多
关键词 电子产品面板控制芯片 平面规划 布局布线 时钟树综合 可制造性设计
在线阅读 免费下载
波兰表达式构成图及顶点数的探讨 预览
16
作者 李萃萃 《韶关学院学报》 2010年第12期 11-13,共3页
基于Wong波兰表达式的理论,引入图论的方法来研究版图设计.构造以波兰表达式为顶点的图,并建立树与Dyck path的一一对应最终计算出此图的顶点个数.
关键词 版图设计 波兰表达式 Dyckpath 顶点
在线阅读 下载PDF
求解VLSI布图规划问题的多目标粒子群优化算法 预览 被引量:1
17
作者 陈锦珠 郭文忠 陈国龙 《计算机工程与科学》 CSCD 北大核心 2010年第9期 57-60,共4页
布图规划在超大规模集成电路(VLSI)物理设计过程中具有重要作用,它是一个多目标组合优化问题且被证明是一个NP问题。为了有效解决布图规划问题,本文提出一个多目标粒子群优化(PSO)算法。该算法采用序列对表示法对粒子进行编码,根据... 布图规划在超大规模集成电路(VLSI)物理设计过程中具有重要作用,它是一个多目标组合优化问题且被证明是一个NP问题。为了有效解决布图规划问题,本文提出一个多目标粒子群优化(PSO)算法。该算法采用序列对表示法对粒子进行编码,根据遗传算法交叉算子的思想对粒子更新公式进行了修改;引入Pareto最优解的概念和精英保留策略,并设计了一个基于表现型共享的适应值函数以维护种群的多样性。仿真实验通过对MCNC标准问题的测试表明了本文算法是可行且有效的。 展开更多
关键词 布图规划 多目标 粒子群 序列对
在线阅读 下载PDF
基于Single—Sequence布图规划线长约束问题的研究 预览
18
作者 周永翔 刘陈 《电脑知识与技术:学术交流》 2009年第1期 247-250,共4页
布图规划是VLSI设计中非常重要的步骤。Single—Sequenc是一种非常有用的表示布图的编码方法。在实际的布图规划中,由于线长对芯片性能有较大的影响,因此为了使芯片的整体性能达到最优,考虑线长因素,使线长尽可能短。该论文提出了... 布图规划是VLSI设计中非常重要的步骤。Single—Sequenc是一种非常有用的表示布图的编码方法。在实际的布图规划中,由于线长对芯片性能有较大的影响,因此为了使芯片的整体性能达到最优,考虑线长因素,使线长尽可能短。该论文提出了在用模拟退火算法寻求最优布图的同时,通过对算法加以改进,考虑线长约束条件,有效地解决了布图规划的线长约束问题。 展开更多
关键词 VLSI 布图规划 模拟退火 Single—Sequence 线长 特征尺寸
在线阅读 下载PDF
VLSI平面布图规划中模拟退火算法的加速策略 预览
19
作者 周晓方 王琳凯 +1 位作者 陈珊珊 赵长虹 《计算机工程与应用》 CSCD 北大核心 2009年第33期 64-66,69,共4页
布局是现代VLSI物理设计中十分关键的步骤,而模拟退火等智能算法在针对宏模块布局的平面布图规划问题中得到广泛应用。针对应用于VLSI平面布图规划的模拟退火算法进行了研究和分析,并针对布图本身特性在退火算法中采用了一种导向性的邻... 布局是现代VLSI物理设计中十分关键的步骤,而模拟退火等智能算法在针对宏模块布局的平面布图规划问题中得到广泛应用。针对应用于VLSI平面布图规划的模拟退火算法进行了研究和分析,并针对布图本身特性在退火算法中采用了一种导向性的邻域构造策略来加速算法的收敛,有效地提高了平面布图规划中模拟退火算法的搜索效率。 展开更多
关键词 超大规模集成电路(VLSI) 布图规划 模拟退火 加速
在线阅读 下载PDF
高层次数据流低功耗综合 预览
20
作者 王冠军 马光胜 李光顺 《吉林大学学报:工学版》 EI CAS CSCD 北大核心 2009年第5期1331-1336,共6页
在基于Horner展开的基础上给出了高层次数据流低功耗综合方法。对电路的函数描述进行转换,得到最终的多项式形式,并应用Horner展开。根据Horner展开的结果对数据流进行调度、分配、绑定。在综合的过程中考虑绑定和布局对电路实现的互... 在基于Horner展开的基础上给出了高层次数据流低功耗综合方法。对电路的函数描述进行转换,得到最终的多项式形式,并应用Horner展开。根据Horner展开的结果对数据流进行调度、分配、绑定。在综合的过程中考虑绑定和布局对电路实现的互连线长度的影响。通过减少互连线的长度,进而减少电路的功耗。该方法可以在满足电路设计性能和面积的前提下,得到较优的电路设计结果。实验结果表明,该方法比一般综合方法减少功耗约20%,说明了其有效性。 展开更多
关键词 计算机应用 低功耗 数据流综合 霍恩形式 高级综合 布图规划
在线阅读 下载PDF
上一页 1 2 5 下一页 到第
使用帮助 返回顶部 意见反馈