期刊文献+
共找到237篇文章
< 1 2 12 >
每页显示 20 50 100
多变量公钥密码系统实现研究进展 预览
1
作者 易海博 《深圳职业技术学院学报》 CAS 2019年第3期17-24,共8页
近年来,量子技术发展迅速,量子计算机被证明可以攻破RSA,ECC等主流公钥密码系统,迫切需要研究抗量子计算攻击密码系统,量子免疫的多变量密码算法被认为是候选算法之一.多变量密码的安全性基于求解有限域的多元二次方程组,被证明是NP-Har... 近年来,量子技术发展迅速,量子计算机被证明可以攻破RSA,ECC等主流公钥密码系统,迫切需要研究抗量子计算攻击密码系统,量子免疫的多变量密码算法被认为是候选算法之一.多变量密码的安全性基于求解有限域的多元二次方程组,被证明是NP-Hard问题.本文介绍了多变量密码的起源,并从多变量密码方案的构造、实现技术、侧信道分析和防护等3个方面详细介绍了近30年的研究进展.Rainbow和SimpleMatrix被认为是多变量签名方案和公钥加密方案的代表性方案,有望成为国家抗量子密码方案的候选.研究具备抗量子计算和抗侧信道攻击的密码系统,可以推动多变量密码技术的跨域式发展,对我国自主掌握抗量子密码系统安全技术,确保量子计算机时代的信息安全具有重要战略意义. 展开更多
关键词 多变量公钥密码 硬件实现 密码系统 密码硬件 侧信道分析
在线阅读 免费下载
图像直方图均衡化多模实现的实验设计 预览
2
作者 范迪 李晓雨 +2 位作者 高尚 孙农亮 吕常智 《信息技术与信息化》 2019年第5期118-122,共5页
对电子信息工程等专业而言,工程教育认证要求学生掌握多种高级编程语言,能够解决复杂工程问题,能够对工程问题给出合适的解决方案等,这都需要学生既要有较好的理论知识,同时也要很好地掌握软硬件方面的技术技能。本文改变一直以来数字... 对电子信息工程等专业而言,工程教育认证要求学生掌握多种高级编程语言,能够解决复杂工程问题,能够对工程问题给出合适的解决方案等,这都需要学生既要有较好的理论知识,同时也要很好地掌握软硬件方面的技术技能。本文改变一直以来数字图像处理的单一化的实验手段,采用多模实现的方法设计了直方图均衡化实验,给出了实验内容和样例。通过该实验,同时锻炼和强化学生的多种技能,既加深了他们对算法原理的理解,又练习了Matlab、VB、Python、VHDL等高级语言编程,还体验了硬件化实现的特殊性,比较全面地巩固了所学知识和技能,其分析问题解决问题能力从中也得到了提升。 展开更多
关键词 直方图均衡化 多模实现 高级语言编程 硬件化实现 工程教育认证
在线阅读 下载PDF
基于量子密钥分发系统的TCP/IP模块实现
3
作者 林弘伟 杨灿美 林福江 《微电子学与计算机》 北大核心 2019年第1期74-78,共5页
量子保密通信设备集成化是目前的趋势,而量子密钥分发系统是其中的关键.本文针对该系统中对安全性和系统性能的需求,提出了一种基于硬件的TCP/IP协议处理结构.该结构采用数字电路设计方法,实现了TCP/IP协议中网络层和传输层的相关功能,... 量子保密通信设备集成化是目前的趋势,而量子密钥分发系统是其中的关键.本文针对该系统中对安全性和系统性能的需求,提出了一种基于硬件的TCP/IP协议处理结构.该结构采用数字电路设计方法,实现了TCP/IP协议中网络层和传输层的相关功能,并通过AHB接口集成到系统芯片中.该结构作为独立的网络数据处理模块能够减轻CPU的计算负担,同时设置该模块以自定义端口方式工作,将量子域与经典网络隔离,降低密钥泄露风险.测试结果显示该结构可达到450Mbps的数据吞吐率,能够满足量子密钥分发中网络带宽的需求. 展开更多
关键词 TCP/IP协议 硬件实现 保密通信 量子密钥分发
抗二阶DPA分析的ZUC算法防护方案及硬件实现
4
作者 朱文锋 郭筝 《微电子学与计算机》 北大核心 2019年第9期44-49,共6页
对于不带防护的ZUC算法硬件实现,容易DPA攻击的影响.为此提出了基于二阶算术加、有限域sbox二阶全掩码、sbox固定掩码以及伪轮防护方案的ZUC算法防护方案,理论上可以抗二阶DPA攻击,在FPGA上对其进行了实现,并在硬件实现进行了一定的优化... 对于不带防护的ZUC算法硬件实现,容易DPA攻击的影响.为此提出了基于二阶算术加、有限域sbox二阶全掩码、sbox固定掩码以及伪轮防护方案的ZUC算法防护方案,理论上可以抗二阶DPA攻击,在FPGA上对其进行了实现,并在硬件实现进行了一定的优化,节省了功耗和面积.我们通过FPGA功耗采集平台,采集带防护的ZUC算法硬件实现的功耗曲线,对其进行DPA攻击,没有攻击出正确密钥,表明我们的防护方案实际有效,大大增加了功耗分析攻击的难度. 展开更多
关键词 祖冲之算法 二阶DPA 掩码方案 硬件实现
基于FPGA的星上影像正射纠正 预览
5
作者 张荣庭 周国清 +2 位作者 周祥 刘德全 黄景金 《航天返回与遥感》 CSCD 2019年第1期20-31,共12页
传统的遥感影像正射纠正需要等待遥感影像下传到地面接收站后才能处理,这已不能满足用户对影像处理时效性的要求,为了解决这一问题,文章研究了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的星上正射纠正实时处理平... 传统的遥感影像正射纠正需要等待遥感影像下传到地面接收站后才能处理,这已不能满足用户对影像处理时效性的要求,为了解决这一问题,文章研究了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的星上正射纠正实时处理平台。基于FPGA的正射纠正平台采用模块化设计,主要包括外方位解算模块、旋转矩阵计算模块、坐标转换模块和插值模块。通过对SPOT6影像数据进行实验,比较了基于FPGA平台的正射纠正和基于高性能计算机平台的正射纠正的纠正精度和处理速度。实验结果表明基于FPGA平台的正射纠正的精度在1个像素以内,满足纠正要求;基于FPGA平台的正射纠正速度是基于高性能计算机平台的正射纠正速度的4.3倍。利用FPGA进行正射纠正能够提高纠正速度,并能保证纠正精度,具有广阔应用前景。 展开更多
关键词 正射纠正 现场可编程门阵列 硬件实现 实时性 共线条件方程 航天遥感
在线阅读 下载PDF
基于图像去噪的导向滤波算法的硬件实现
6
作者 许博闻 王敏 +2 位作者 李琛 王鹏飞 王国兴 《微电子学与计算机》 北大核心 2019年第7期22-26,共5页
在图像去噪算法领域,导向滤波算法在去噪的同时能够保持更多的图像细节,起到很好的边缘保持效应.相比于其他边缘保持算法,导向滤波算法运算速度更快,在CMOS图像传感器领域,能更快更有效的对图像进行去噪处理.本文在导向滤波原有的算法... 在图像去噪算法领域,导向滤波算法在去噪的同时能够保持更多的图像细节,起到很好的边缘保持效应.相比于其他边缘保持算法,导向滤波算法运算速度更快,在CMOS图像传感器领域,能更快更有效的对图像进行去噪处理.本文在导向滤波原有的算法公式上,提出一种改进的硬件实现方法,并应用于图像传感器芯片中,像素分8通道进入模块进行处理,采用RGB色彩模式,算法模块最高时钟频率为100 MHz,每行最大处理4 800个像素,一共占用46.875kB片上存储,以及XCRU040的13%的LUTS资源. 展开更多
关键词 导向滤波 边缘保持算法 CMOS图像传感器 硬件实现
一种面向RFID的超轻量级流密码算法 预览
7
作者 夏文涛 潘森杉 王良民 《计算机工程》 CAS CSCD 北大核心 2019年第10期144-149,共6页
针对无线射频识别(RFID)系统安全性较低的问题,提出一种适用于RFID标签的超轻量级流密码算法Willow。根据正差集性质选取函数抽头,以增加猜测确定攻击的复杂度。采用动态初始化方式并使用位数较小的计数器进行密钥索引和初始化,从而降... 针对无线射频识别(RFID)系统安全性较低的问题,提出一种适用于RFID标签的超轻量级流密码算法Willow。根据正差集性质选取函数抽头,以增加猜测确定攻击的复杂度。采用动态初始化方式并使用位数较小的计数器进行密钥索引和初始化,从而降低算法的电路面积和功耗。在Design Compiler上进行对比实验,结果表明,与Grain-v1、Plantlet等算法相比,Willow算法的延迟和功耗均较低,其在硬件性能和安全性上取得了较好的折中。 展开更多
关键词 超轻量级流密码 无线射频识别 动态初始化 硬件实现 时间存储数据折中攻击
在线阅读 下载PDF
高速运动平台弹速补偿的FPGA实现方法 预览
8
作者 侯凯强 施君南 +1 位作者 许彦章 邱晓燕 《电子技术应用》 2019年第2期93-96,104共5页
针对高速运动平台弹速补偿的实时性要求,在基于距离徙动校正(Range Cell Migration Compensation,RCMC)的思想上提出了一种弹速补偿的FPGA实现方法。将距离徙动校正的思想用于弹速补偿,提高了相参积累后的信噪比,并在FPGA中完成硬件实现... 针对高速运动平台弹速补偿的实时性要求,在基于距离徙动校正(Range Cell Migration Compensation,RCMC)的思想上提出了一种弹速补偿的FPGA实现方法。将距离徙动校正的思想用于弹速补偿,提高了相参积累后的信噪比,并在FPGA中完成硬件实现,仿真实验表明使用FPGA实现弹速补偿方法具有实时性高、处理速度快、精度高等有优点。 展开更多
关键词 距离徙动校正 可编程逻辑门阵列 雷达 硬件实现
在线阅读 下载PDF
一种低功耗高效率CNN加速器设计和实现 预览
9
作者 廖裕民 《现代计算机》 2019年第24期82-87,共6页
提出一套通用低功耗高效率的CNN加速电路结构。在该CNN加速电路结构中,提出一种双寄存器组的高效率网络层配置方法,该方法相较于常见的CNN层间配置方法,可以大幅减少运算模块的等待空闲时间,从而大幅提升整体网络的运算效率。此外,提出... 提出一套通用低功耗高效率的CNN加速电路结构。在该CNN加速电路结构中,提出一种双寄存器组的高效率网络层配置方法,该方法相较于常见的CNN层间配置方法,可以大幅减少运算模块的等待空闲时间,从而大幅提升整体网络的运算效率。此外,提出一种针对稀疏矩阵进行低功耗优化的卷积运算方法,该方法针对大量CNN运算过程中数据稀疏性矩阵运算特点,设计针对性的功耗优化和运算结构。该结构可以有效地降低卷积神经网络运算过程中的运算数量和运算过程中消耗的功耗。所提出的通用低功耗高效率的CNN加速电路可以快速完成各种卷积神经网络加速处理运算,具有可重构、工作效率高、低功耗的特点。该电路结构在FPGA上完成验证,可以正确完成CNN加速运算。 展开更多
关键词 CNN加速 可重构 低功耗 硬件实现
在线阅读 免费下载
基于OpenSPARC T1的浮点运算单元微架构的研究 预览
10
作者 张若愚 谢龙 《集成电路应用》 2019年第2期15-17,21共4页
在当今,高计算量、高吞吐量的实际应用背景下,浮点运算单元在CPU整体运算能力中有着举足轻重的作用。介绍浮点运算的现况和OpenSPARC T1处理器的整体架构,然后重点分析OpenSPARC T1处理器中浮点运算实现的具体方式和基本算法,并与同时... 在当今,高计算量、高吞吐量的实际应用背景下,浮点运算单元在CPU整体运算能力中有着举足轻重的作用。介绍浮点运算的现况和OpenSPARC T1处理器的整体架构,然后重点分析OpenSPARC T1处理器中浮点运算实现的具体方式和基本算法,并与同时期其它处理器的浮点运算实现进行比较,提出浮点运算微架构的设计实现原则和发展趋势。 展开更多
关键词 微架构 CPU OpenSPARC T1 浮点运算 硬件实现
在线阅读 下载PDF
四旋翼无人机自主飞行系统优化设计与实现
11
作者 陈钊 年晓红 +1 位作者 熊红云 周文孝 《控制与信息技术》 2019年第1期32-38,共7页
文章从无人机硬件实现角度出发,介绍了无人机自主飞行系统构成,并分析了参数辨识及试验飞行过程的常见问题;针对实验过程中无人机定位精度、高度测量精度、视觉传感器测量信息及抗扰性能等问题,分析了单个传感器测量对无人机飞行性能的... 文章从无人机硬件实现角度出发,介绍了无人机自主飞行系统构成,并分析了参数辨识及试验飞行过程的常见问题;针对实验过程中无人机定位精度、高度测量精度、视觉传感器测量信息及抗扰性能等问题,分析了单个传感器测量对无人机飞行性能的影响,并利用多传感器信息融合提高了系统测量精度;设计了自主飞行控制算法,提高系统对外部扰动的抑制能力,并通过实验验证了其有效性。 展开更多
关键词 四旋翼无人机 硬件实现 参数辨识 测量精度 抗扰性能
面向硬件的帧内预测模式选择快速算法与实现 预览
12
作者 杨秀芝 赵敏 +2 位作者 施隆照 陈志峰 郑明魁 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2019年第1期158-164,共7页
新一代视频编码标准HEVC硬件实现的复杂性较之以前的标准有大幅提高.在保证编码性能的前提下,为了降低硬件实现的复杂度和资源消耗,提高硬件的处理速度与并行度,提出一种面向硬件实现的HEVC帧内编码快速算法.首先在Hadamard-SATD基础上... 新一代视频编码标准HEVC硬件实现的复杂性较之以前的标准有大幅提高.在保证编码性能的前提下,为了降低硬件实现的复杂度和资源消耗,提高硬件的处理速度与并行度,提出一种面向硬件实现的HEVC帧内编码快速算法.首先在Hadamard-SATD基础上引入头比特估计,简化了率失真代价计算过程;然后使用同层相邻块的最佳模式作为最有可能模式列表的输入,解除计算预测值时对重构数据的依赖性,提高了硬件的处理速度;最后采用新的预测单元处理顺序和基于16点的硬件复用结构,使之更利于硬件实现的情况下减少硬件资源的使用.实验结果表明,与参考软件HM16.7相比,文中算法可以降低约40%的编码复杂度,且没有明显性能损失;在Xilinx的Virtex6综合结果表明,硬件面积比已有算法减少了45%左右,并且可以达到30帧/s1080p视频序列的实时编码要求. 展开更多
关键词 高效视频编码 帧内预测 硬件实现
在线阅读 下载PDF
sigmoid函数的高效率硬件实现研究 预览 被引量:1
13
作者 薛治天 王正茂 +1 位作者 杨宇飞 郝思源 《电子测试》 2018年第16期37-39,共3页
研究了一种基于Remez算法的Sigmoid函数硬件高效率实现方法,运用Remez算法构造多项式逼近Sigmoid函数;优化多项式逼近后的Sigmoid函数硬件实现架构;对优化后的多项式逼近的Sigmoid函数进行verilog硬件语言建模,并进行仿真分析;使用Reme... 研究了一种基于Remez算法的Sigmoid函数硬件高效率实现方法,运用Remez算法构造多项式逼近Sigmoid函数;优化多项式逼近后的Sigmoid函数硬件实现架构;对优化后的多项式逼近的Sigmoid函数进行verilog硬件语言建模,并进行仿真分析;使用Remez算法构造多项式逼近Sigmoid函数拟合误差较低,精度较高,并且硬件电路复杂度低,资源消耗少,运算速度快。 展开更多
关键词 SIGMOID函数 硬件实现
在线阅读 下载PDF
SM4硬件电路的功耗分析研究 预览
14
作者 陈颖 陈长松 胡红钢 《信息网络安全》 CSCD 北大核心 2018年第5期52-58,共7页
SM4是无线局域网产品使用的分组密码算法。文章主要研究对硬件实现的SM4算法的功耗分析方法,提出了一种基于Welch’s t检验和主成分分析的选择明文功耗分析方法,并在ChipWhisperer实验平台上对FPGA上运行的SM4算法进行了实际的攻击实... SM4是无线局域网产品使用的分组密码算法。文章主要研究对硬件实现的SM4算法的功耗分析方法,提出了一种基于Welch’s t检验和主成分分析的选择明文功耗分析方法,并在ChipWhisperer实验平台上对FPGA上运行的SM4算法进行了实际的攻击实验。实验结果表明,本方法能够有效地减少攻击成功所需要的曲线条数,并降低分析的复杂度。 展开更多
关键词 SM4算法 功耗分析 硬件实现 ChipWhisperer
在线阅读 下载PDF
IBPU:一种面向通用处理器架构的比特置换功能单元 预览
15
作者 马超 南龙梅 +2 位作者 潘达杉 李伟 戴紫彬 《电子学报》 CSCD 北大核心 2018年第8期1960-1968,共9页
本文利用Inverse Butterfly网络拓扑结构的自路由特性,并结合分治策略,提出了一种能够硬件高速实现任意比特置的换选路算法.利用该算法能够在O(lg N)条指令内完成N-bit任意静态置换操作,在O(lg^2 N)条指令内完成N-bit任意动态置换操作.... 本文利用Inverse Butterfly网络拓扑结构的自路由特性,并结合分治策略,提出了一种能够硬件高速实现任意比特置的换选路算法.利用该算法能够在O(lg N)条指令内完成N-bit任意静态置换操作,在O(lg^2 N)条指令内完成N-bit任意动态置换操作.在此基础上,本文构造了一种新型比特置换单元-Permutation Unit based on Inverse Butterfly,IBPU.并将它在SMIC 65nm工艺下进行了逻辑综合,结果表明:与以往研究成果相比,本文提出的IBPU资源消耗降低了约32%,延迟降低了近30%.当完成静态置换操作时,其功能单元所消耗的代价最小,不超过以往设计的60%;当完成动态置换操作时,虽然消耗的代价较大,但其随置换位宽N的增加涨幅较小,因此具有较高的稳定性,其综合性能优势明显. 展开更多
关键词 INVERSE Butterfly网络 分治策略 置换选路算法 硬件实现
在线阅读 下载PDF
系统极化码与非系统极化码的研究现状与发展趋势 预览
16
作者 王秀敏 吴卓铤 +2 位作者 李君 洪波 汪晓锋 《中国计量大学学报》 2018年第3期317-323,共7页
非系统极化码与系统极化码由Arikan教授提出,并且由于其表现出优异的性能而成为了当前的研究热点.本文主要介绍系统极化码与非系统极化码编码的研究现状.在硬件实现方面,分别介绍各种现有的设计方案并从资源消耗、并行度以及吞吐率等角... 非系统极化码与系统极化码由Arikan教授提出,并且由于其表现出优异的性能而成为了当前的研究热点.本文主要介绍系统极化码与非系统极化码编码的研究现状.在硬件实现方面,分别介绍各种现有的设计方案并从资源消耗、并行度以及吞吐率等角度进行对比分析.接着通过Matlab仿真验证系统极化码与非系统极化码在SC译码、SCL译码以及BP译码中不同信噪比下带来的性能差异.最后,根据极化码编码的研究现状探讨了其未来的发展趋势并提出基于生成矩阵简化的研究方向. 展开更多
关键词 系统极化码 非系统极化码 硬件实现 性能仿真
在线阅读 下载PDF
基于FPGA的SM3算法的优化实现 预览
17
作者 陈博宇 王宏 《信息技术》 2018年第7期143-147,共5页
介绍了一种基于FPGA的SM3算法的优化的实现策略,通过分析SM3算法的计算过程,发现其迭代压缩过程适宜利用硬件的特点进行优化提高,于是在迭代压缩过程中提出一种流水线和计算并行的实现策略,这种策略充分利用硬件的并行特性,使得SM3算法... 介绍了一种基于FPGA的SM3算法的优化的实现策略,通过分析SM3算法的计算过程,发现其迭代压缩过程适宜利用硬件的特点进行优化提高,于是在迭代压缩过程中提出一种流水线和计算并行的实现策略,这种策略充分利用硬件的并行特性,使得SM3算法在最复杂耗时的64轮轮计算工程中可以使让先后输入的数据同时进行不同轮的计算,在连续大流量的数据时,极大地提高了运算效率,并且降低了时延,并且不会出现计算模块等待数据的情况,使得计算资源可以被高效的利用。在125MHz的时钟下时延可以低至0.008μs。并且设计采用多个算法核模块并行的模式,使得算法核变为一个相对独立的模块,这样极大地增加了性能的可拓展性。 展开更多
关键词 SM3算法 流水线结构 FPGA
在线阅读 下载PDF
易于硬件实现滤除ECG信号运动干扰的变步长LMS算法 预览
18
作者 孙见鹏 刘宏 +1 位作者 刘滢浩 田彤 《传感器与微系统》 CSCD 2018年第5期120-122,127共4页
针对移动心电(ECG)信号监测系统中运动干扰难以滤除的问题,提出了一种易于硬件实现的数字自适应变步长最小均方(LMS)算法。通过简化步长因子与输入信号的关系,减少了权值更新系统的运算量;分析传统LMS算法收敛性不稳定的问题,结合... 针对移动心电(ECG)信号监测系统中运动干扰难以滤除的问题,提出了一种易于硬件实现的数字自适应变步长最小均方(LMS)算法。通过简化步长因子与输入信号的关系,减少了权值更新系统的运算量;分析传统LMS算法收敛性不稳定的问题,结合迭代次数优化步长因子,提高了算法的收敛性能。对比传统LMS算法,所提算法在运算量增加微小的情况下,收敛性能大幅提升,信噪比(SNR)增加大于14dB。仿真结果表明:算法在心电信号进行实时硬件集成滤除运动干扰方面具有运算量小,滤波效果好等优点。 展开更多
关键词 心电信号 运动干扰 变步长 最小均方算法 硬件实现
在线阅读 下载PDF
基于FPGA的FTN信号接收算法的优化 预览
19
作者 简熠 刘荣科 赵岭 《遥测遥控》 2018年第6期52-58,共7页
针对FTN信号接收算法复杂度高、硬件资源消耗大的问题,在FG-SS-BP算法理论模型基础上优化运算结构,提出泰勒简化-高斯近似-置信传播(TS-GA-BP)和查表-高斯近似-置信传播(CT-GA-BP)两种利于FPGA实现的设计方案.实验结果表明,在误码性能为... 针对FTN信号接收算法复杂度高、硬件资源消耗大的问题,在FG-SS-BP算法理论模型基础上优化运算结构,提出泰勒简化-高斯近似-置信传播(TS-GA-BP)和查表-高斯近似-置信传播(CT-GA-BP)两种利于FPGA实现的设计方案.实验结果表明,在误码性能为10-4的条件下,采用4阶泰勒展开的TS-GA-BP方案和采用8bit查表的CT-GA-BP方案对比原FG-SS-BP算法性能分别损失0.2dB和0.3dB,最高吞吐率分别为139.7Mb/s和85.3Mb/s.两方案的资源消耗各有侧重,TS-GA-BP主要依赖计算资源,而CT-GA-BP主要依赖存储资源.因此,可依据不同资源环境选取合适方案,便于与其他通信模块级联. 展开更多
关键词 超奈奎斯特(FTN) 高斯近似 置信传播(BP) FPGA 硬件设计
在线阅读 下载PDF
一种基于FPGA的低功耗高速解码器设计 预览
20
作者 周松江 李圣辰 刘明 《电子技术应用》 2018年第4期27-32,共6页
针对传统编解码算法复杂度高、不易扩展等问题,对自编码神经网络前向传播算法和结构进行了研究,提出了一种以自编码神经网络为编解码算法,以FPGA为实现平台的低功耗高速解码器系统。该系统实现了字符的编解码,同时可被应用于各种多媒体... 针对传统编解码算法复杂度高、不易扩展等问题,对自编码神经网络前向传播算法和结构进行了研究,提出了一种以自编码神经网络为编解码算法,以FPGA为实现平台的低功耗高速解码器系统。该系统实现了字符的编解码,同时可被应用于各种多媒体信息的编解码。通过ModelSim仿真,Xilinx ISE实现后进行硬件实测,对计算精度、资源消耗、计算速度和功耗等进行分析。实验测试结果表明,所设计的解码器能够正确完成数据解码功能,算法简洁高效,扩展能力强,系统具有低功耗、速度快等特点,可广泛应用于各种低功耗、便携式产品。 展开更多
关键词 FPGA 解码器 自编码神经网络 硬件实现 高速低功耗
在线阅读 下载PDF
上一页 1 2 12 下一页 到第
使用帮助 返回顶部 意见反馈